KR970049578A - 메모리 컨트롤 회로 - Google Patents

메모리 컨트롤 회로 Download PDF

Info

Publication number
KR970049578A
KR970049578A KR1019950066878A KR19950066878A KR970049578A KR 970049578 A KR970049578 A KR 970049578A KR 1019950066878 A KR1019950066878 A KR 1019950066878A KR 19950066878 A KR19950066878 A KR 19950066878A KR 970049578 A KR970049578 A KR 970049578A
Authority
KR
South Korea
Prior art keywords
memory
memory control
control signal
control circuit
multiplexer
Prior art date
Application number
KR1019950066878A
Other languages
English (en)
Other versions
KR0161487B1 (ko
Inventor
이형종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950066878A priority Critical patent/KR0161487B1/ko
Publication of KR970049578A publication Critical patent/KR970049578A/ko
Application granted granted Critical
Publication of KR0161487B1 publication Critical patent/KR0161487B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 여러 가지 타입의 메모리를 동시에 컨트롤하는 메모리 컨트롤 신호를 발생하여 소프트웨어적으로 메모리의 타입을 설정할 수 있는 메모리 컨트롤 회로에 관한 것으로서, 기본적인 메모리 컨트롤 신호를 발생시키는 메모리 컨트롤 신호 발생부;, 상위 두 비트의 어드레스 신호를 디코드하여 출력시키는 디코더;, 해당 메모리의 타입을 결정하는 제1멀티플렉서; 및 상기 메모리 컨트롤 신호 발생부로부터 출력된 신호를 상기 디코더와 상기 제1멀티플렉서로부터 출력되는 선택신호의 조합에 의해 해당된 메모리를 선택하는 소정의 개수인 제2멀티플렉서들을 포함한다.
따라서, 상술한 바와 같이 본 발명에 따른 메모리 컨트롤 회로는 메모리를 필요로 하는 마이크로프로세서 등의 디바이스에서 여러 가지 메모리 타입의 컨트롤 신호를 동시에 발생시킴으로써, 입출력신호를 자동으로 생성하기 때문에 활용범위가 큰 효과를 갖는다.

Description

메모리 컨트롤 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메모리 컨트롤 회로의 개략도이다.
제2도는 본 발명에 따른 메모리 컨트롤 회로의 상세도이다.

Claims (3)

  1. 여러 가지 메모리 타입을 컨트롤하는 메모리 컨트롤 회로에 있어서, 기본적인 메모리 컨트롤 신호를 발생시키는 메모리 컨트롤 신호 발생부; 상위 두 비트의 어드레스 신호를 디코드하여 출력시키는 디코더; 해당 메모리의 타입을 결정하는 제1멀티플렉서; 및 상기 메모리 컨트롤 신호 발생부로부터 출력된 신호를 상기 디코더와 상기 제1멀티플렉서로부터 출력되는 선택신호의 조합에 의해 해당된 메모리를 선택하는 소정의 개수인 제2멀티플렉서들을 포함하는 것을 특징으로 하는 메모리 컨트롤 회로.
  2. 제1항에 있어서, 상기 디코더는 어드레스 비트의 조합에 의해 메모리 뱅크를 선택하는 것을 특징으로 하는 메모리 컨트롤 회로.
  3. 제1항에 있어서, 상기 제1멀티플렉서는 상위 두 비트의 어드레스 신호의 조합에 의해 메모리의 타입을 결정하는 것을 특징으로 하는 메모리 컨트롤 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066878A 1995-12-29 1995-12-29 메모리 컨트롤 회로 KR0161487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066878A KR0161487B1 (ko) 1995-12-29 1995-12-29 메모리 컨트롤 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066878A KR0161487B1 (ko) 1995-12-29 1995-12-29 메모리 컨트롤 회로

Publications (2)

Publication Number Publication Date
KR970049578A true KR970049578A (ko) 1997-07-29
KR0161487B1 KR0161487B1 (ko) 1999-01-15

Family

ID=19447496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066878A KR0161487B1 (ko) 1995-12-29 1995-12-29 메모리 컨트롤 회로

Country Status (1)

Country Link
KR (1) KR0161487B1 (ko)

Also Published As

Publication number Publication date
KR0161487B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR960020510A (ko) 줄길이복호화기
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR950015367A (ko) 동기랜덤액세스 메모리장치
KR950034206A (ko) 화상 신호 처리 장치
KR910014945A (ko) 반도체기억장치
KR960036681A (ko) 블럭킹 현상을 제거하기 위한 움직임 보상장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR970049578A (ko) 메모리 컨트롤 회로
KR970029744A (ko) 기준전압 발생회로
KR890017658A (ko) 전자악기의 adsr 데이터 출력 제어시스템
KR970002676A (ko) 버스트 모드 선택기
KR910006909A (ko) 디스플레이 제어장치
KR960042337A (ko) 차수 변경이 가능한 선형 궤환 시프트 레지스터를 이용한 난수 생성장치
KR960018906A (ko) 내부 어드레스 발생 장치
KR900002629A (ko) 줌기능을 위한 어드레스 발생회로
KR950020133A (ko) 메모리 및 입/출력장치의 어드레스 디코딩장치
KR930008837A (ko) 뱅크 신호 제어회로
KR950034215A (ko) 브이씨알(vcr)의 테스트 패턴 신호 발생장치
KR950021585A (ko) 반도체 소자의 워드라인 선택장치
KR940010770A (ko) 종횡비 변환 출력장치
KR970060160A (ko) 충격 방지 제어와 그래픽 제어의 원칩 회로
KR950020061A (ko) 사용자 코드 부여 회로
KR950004041A (ko) 주방가구 설계 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee