KR950020133A - 메모리 및 입/출력장치의 어드레스 디코딩장치 - Google Patents

메모리 및 입/출력장치의 어드레스 디코딩장치 Download PDF

Info

Publication number
KR950020133A
KR950020133A KR1019930032322A KR930032322A KR950020133A KR 950020133 A KR950020133 A KR 950020133A KR 1019930032322 A KR1019930032322 A KR 1019930032322A KR 930032322 A KR930032322 A KR 930032322A KR 950020133 A KR950020133 A KR 950020133A
Authority
KR
South Korea
Prior art keywords
ram
input
output device
signal
address
Prior art date
Application number
KR1019930032322A
Other languages
English (en)
Other versions
KR0186039B1 (ko
Inventor
정종현
Original Assignee
김희수
엘지기전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김희수, 엘지기전 주식회사 filed Critical 김희수
Priority to KR1019930032322A priority Critical patent/KR0186039B1/ko
Publication of KR950020133A publication Critical patent/KR950020133A/ko
Application granted granted Critical
Publication of KR0186039B1 publication Critical patent/KR0186039B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 메모리 및 입/출력장치의 어드레스 디코딩 장치에 관한 것으로, 종래에는 메모리와 입출력장치간의 중복 어드레스가 많아 메모리 활용도가 떨어지는 단점이 있었다.
본 발명은, 최상위 어드레스[A(15)]에 따라 제1램(2)을 선택하는 제1램선택수단과, 상위 8비트 어드레스[A(8) - A(15)]를 낸드조합하여 입/출력장치 선택신호 발생수단과, 그 입/출력장치 선택신호에 의해 동작되어 어드레스[A(4), A(5)]의 조건에 따라 각종 입/출력장치의 선택신호를 출력하는 디코딩수단과, 상기 최상위 어드레스 [A(15)]를 반전시킨 신호에 따라 동작되어 상기 입/출력장치 선택신호 발생수단의 출력신호 및 상기 최상위 어드레스[A(15)]에 따른 제2램을 선택하는 제2램 선택수단으로 구성함으로써, 제2램과 입/출력장치를 서로 배타적으로 선택하고, 메모리와 입/출력 장치 어드레스의 중복을 최소화시키도록 하였다.

Description

메모리 및 입/출력장치의 어드레스 디코딩장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 메모리 및 입/출력장치의 어드레스 디코딩 장치의 회로도.
제5도는 본 발명에 의한 어드레스 디코딩장치에 어드레스 할당을 보인표. [표2]
제6도는 본 발명에 의한 어드레스 디코딩에 따른 메모리맵과 입/출력장치 맵의 어드레스 중복범위 설명도.

Claims (3)

  1. 씨피유(4)의 최상위 어드레스[A(15)]를 버퍼링하여 제1램(2)의 칩인에이블신호로 인가하는 제1램선택수단과, 상기 씨피유(4)의 상위 8비트 어드레스[A(8) - A(15)]를 낸드조합하여 입/출력장치 선택제어 신호를 발생하는 입/출력장치 선택신호 발생수단과, 그 입/출력장치 선택신호 발생수단의 출력신호에 의거하여 동작되어 어드레스[A(4), A(5)]의 조건에 따라 각종 입/출력장치의 선택신호를 출력하는 디코딩수단과, 상기 최상위 어드레스 [A(15)]를 반전시킨신호에 따라 동작되어 상기 입/출력장치 선택신호 발생수단의 출력신호 및 상기 최상위 어드레스[A(15)]에 따른 제2램 선택신호를 발생시켜 상기 제2램(3)의 칩인에이블신호로 인가하는 제2램 선택수단으로 구성된 것을 특징으로 하는 메모리 및 입/출력장치의 어드레스 디코딩 장치.
  2. 제1항에 있어서, 상기 입/출력장치의 어드레스는 "FF10(H) - FF3F(H)"가 할당된 것을 특징으로 하는 메모리 및 입/출력장치의 어드레스 디코딩 장치.
  3. 제1항에 있어서, 상기 제2램 선택수단은, 상기 최상위 어드레스 A(15)의 반전신호에 의거하여 동작되어 상기 입/출력장치 선택신호 발생수단의 출력신호 및 상기 최상위 어드레스[A(15)]가 모두 하이인 경우에 제2램선택신호를 액티브시켜 출력하는 제2램선택신호 발생기(141)와, 그 제2램 선택신호발생기(141)의 출력신호를 반전 및 재반전시켜 상기 제2램(3)의 칩인에이블신호로 인가하는 두개의 반전게이트(142)(143)로 구성된 것을 특징으로 하는 메모리 및 입/출력장치의 어드레스 디코딩장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930032322A 1993-12-31 1993-12-31 메모리 및 입/출력장치의 어드레스 디코딩장치 KR0186039B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930032322A KR0186039B1 (ko) 1993-12-31 1993-12-31 메모리 및 입/출력장치의 어드레스 디코딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930032322A KR0186039B1 (ko) 1993-12-31 1993-12-31 메모리 및 입/출력장치의 어드레스 디코딩장치

Publications (2)

Publication Number Publication Date
KR950020133A true KR950020133A (ko) 1995-07-24
KR0186039B1 KR0186039B1 (ko) 1999-05-15

Family

ID=19375175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930032322A KR0186039B1 (ko) 1993-12-31 1993-12-31 메모리 및 입/출력장치의 어드레스 디코딩장치

Country Status (1)

Country Link
KR (1) KR0186039B1 (ko)

Also Published As

Publication number Publication date
KR0186039B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR920008768A (ko) 반도체기억장치
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR840001977A (ko) 벡터성분 어드레싱을 갖는 디지탈 송신기
KR900013396A (ko) Dram 콘트롤러
KR950020133A (ko) 메모리 및 입/출력장치의 어드레스 디코딩장치
KR960036681A (ko) 블럭킹 현상을 제거하기 위한 움직임 보상장치
KR960019322A (ko) 반도체 메모리 시험장치
KR970067357A (ko) 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
KR970049578A (ko) 메모리 컨트롤 회로
KR930020250A (ko) 클럭 변환장치
KR950021585A (ko) 반도체 소자의 워드라인 선택장치
KR100537198B1 (ko) 반도체집적회로의 데이터 멀티플렉싱 장치
KR960025610A (ko) 음원발생장치
KR100213698B1 (ko) 칩셋 초기화 회로
KR900013782A (ko) 뮤즈 음성수신용 비트 디-인터리브 회로
KR970051264A (ko) 반도체 메모리 장치의 어드레스 발생회로
KR960042764A (ko) 반도체 기억장치의 컬럼 리던던시 장치
KR960018906A (ko) 내부 어드레스 발생 장치
KR890004238A (ko) 순차접근 기억장치
KR970705757A (ko) 시험 패턴 발생기(test pattern generator)
KR980006887A (ko) 컬럼 어드레스 버퍼 회로
KR970002676A (ko) 버스트 모드 선택기
KR960036582A (ko) 조합형 osd 문자의 어드레스 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020927

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee