KR960027350A - 클럭 발생 장치 - Google Patents
클럭 발생 장치 Download PDFInfo
- Publication number
- KR960027350A KR960027350A KR1019940036264D KR19940036264D KR960027350A KR 960027350 A KR960027350 A KR 960027350A KR 1019940036264 D KR1019940036264 D KR 1019940036264D KR 19940036264 D KR19940036264 D KR 19940036264D KR 960027350 A KR960027350 A KR 960027350A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- output
- generating means
- outputting
- oscillator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 클럭 발생 장치에 관한 것으로, 특히 1개의 위상 동기 루프회로로 64KHZ 클럭의 정수배에 해당하는 클럭을 롬의 어드레스를 변경하여 용이하게 구현토록 한 클럭 발생 장치에 관한 것이다.
이러한 본 발명의 목적은 시스템 클럭과 발진기에서 출력되는 발진 클럭을 비교하고 그 차클럭을 출력하는 클럭 위상 비교수단과, 발진기에 출력되는 발진클럭에서 상기 클럭 위상 비교 수단에서 출력되는 클럭을 감산하는 갭트 클럭 발생수단과, 갭트 클럭 발생수단에서 얻어지는 클럭에 따라 어드레스 데이타 및 로드 클럭을 생성하는 제어클럭 발생수단과, 제어클럭 발생수단에서 출력되는 어드레스 데이타에 대응하는 클럭 데이타를 출력하는 롬과, 제어클럭 발생수단에서 출력되는 로드 클럭에 따라 상기 롬에서 출력되는 병렬 클럭 데이타를 직렬 데이타로 변환하여 출력하는 병렬/직렬 변환수단을 구비함으로써 달성 되어 진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도의 클럭 위상 비교부 상세 구성도.
Claims (4)
- 시스템 클럭과 발진기에서 출력되는 발진 클럭과를 비교하고 그 차클럭을 출력하는 클럭 위상 비교수단과, 상기 발진기에서 출력되는 발진클럭에서 상기 클럭 위상 비교 수단에서 출력되는 차클럭을 감산하는 갭트 클럭 발생수단과, 상기 갭트 클럽 발생수단에서 얻어지는 클럭에 따라 어드레스 데이타 및 로드 클럭을 생성하는 제어클럭 발생수단과, 상기 제어클럭 발생수단에서 출력되는 어드레스 데이타에 대응하는 클럭 데이타를 출력하는 롬과, 상기 제어클럭 발생수단에서 출력되는 로드 클럭에 따라 상기 롬에서 출력되는 병렬클럭 데이타를 직렬 클럭 데이타로 변환하여 출력하는 병렬/직렬 변환수단으로 구성된 것을 특징으로 하는 클럭 발생 장치.
- 제1항에 있어서, 상기 클럭 위상 비교수단은 시스템 클럭(SYS 2.048MHZ)을 16분주하여 출력하는 카운터(21)와, 상기 카운터(21)의 출력에 동기되어 제어클럭(256KHZ)을 래치시키는 제1플립플롭(23)과, 상기 제1플립플롭(22)에서 출력되는 클럭을 상기 발진기(10)에서 출력되는 클럭에 동기시켜 반전 및 비반전시켜 출력하는 제2플립플롭(23)과, 상기 제2플립플롭(23)에서 얻어지는 비반전클럭을 상기 발진기(10)에서 출력되는 발진클럭에 동기시켜 출력하는 제3플립플롭(24)으로 구성된 것을 특징으로 하는 클럭 발생 장치.
- 제1항에 있어서, 상기 갭트 글럭 발생수단은 상기 클럭 위상 비교수단에서 출력되는 차클럭 (PA)(PB)을 노아링하여 그 결과신호를 출력하는 제1노아케이트(31)와, 상기 제1노아게이트(31)의 출력 신호와 상기 발진기(10)에서 출력되는 발진 클럭과를 노아링하여 그 결과신호를 출력하는 제2노아게이트(32)로 구성된 것을 특징으로하는 클럭 발생 장치.
- 제1항에 있어서, 상기 제어클럭 발생수단은 상기 갭트 클럭 발생수단에서 출력되는 클럭을 분주하는 제1클럭 분주기(41)와, 상기 제1클럭 분럭 분주기(41)에서 출력되는 데이타를 낸드링하여 로드 클럭을 발생하는낸드 게이트(42)와, 상기 제1클럭 분주기(41)에서 얻어지는 클럭을 분주하여 어드레스 데이터를 생성하는 제2및 제3클럭 분주기(43)(44)로 구성된 것을 특징으로 하는 클럭 발생 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036264D KR0144281B1 (ko) | 1994-12-23 | 1994-12-23 | 클럭 발생 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940036264D KR0144281B1 (ko) | 1994-12-23 | 1994-12-23 | 클럭 발생 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960027350A true KR960027350A (ko) | 1996-07-22 |
| KR0144281B1 KR0144281B1 (ko) | 1998-08-17 |
Family
ID=66823921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940036264D KR0144281B1 (ko) | 1994-12-23 | 1994-12-23 | 클럭 발생 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144281B1 (ko) |
-
1994
- 1994-12-23 KR KR1019940036264D patent/KR0144281B1/ko active
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144281B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
| KR920704411A (ko) | 전압 제어형 발진 회로 및 위상 동기 회로 | |
| KR910007267A (ko) | 시간축 발생기 회로와 동일 주파수의 2기준 신호 발생 방법 | |
| KR930005352A (ko) | 반도체 집적회로 | |
| KR920005502A (ko) | 디지탈 위상 고정루프 | |
| KR920022684A (ko) | 고주파 위상 동기 루프용 주파수 제어 발진기 | |
| KR950022077A (ko) | 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기 | |
| KR960012738A (ko) | 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법 | |
| KR900003718A (ko) | 클록신호공급방법 및 장치 | |
| KR960030008A (ko) | 소자 프로세서와 복수개의 소자 프로세서를 사용하는 전력 분배 멀티프로세서 | |
| KR840005000A (ko) | 수평주사 주파수 체배회로 | |
| KR970031357A (ko) | 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems) | |
| KR880014546A (ko) | 디지탈 pll 회로 | |
| KR950029904A (ko) | 클럭 신호 발생 방법 및 장치 | |
| KR960027350A (ko) | 클럭 발생 장치 | |
| SE9301327D0 (sv) | Sammansatt klocksignal | |
| KR970055559A (ko) | Pll 회로와 pll 회로용 노이즈 감소 방법 | |
| SE9600726D0 (sv) | Digital faslåst slinga | |
| KR970004501A (ko) | 개선된 위상 고정 루프(pll)회로를 구비한 클럭 발생 회로 | |
| KR960009398A (ko) | 동기식 클럭 발생회로 | |
| KR950030490A (ko) | 위상조정회로 | |
| JPS61283276A (ja) | 同期信号発生器 | |
| KR960009482A (ko) | 국설교환기에서 기준클럭의 지터 제거회로 | |
| KR950007416A (ko) | 동기회로 | |
| KR960027638A (ko) | 클럭 동기 장치 |