KR970008266A - 플라즈마 디스플레이 판넬 구동 장치 - Google Patents

플라즈마 디스플레이 판넬 구동 장치 Download PDF

Info

Publication number
KR970008266A
KR970008266A KR1019950021459A KR19950021459A KR970008266A KR 970008266 A KR970008266 A KR 970008266A KR 1019950021459 A KR1019950021459 A KR 1019950021459A KR 19950021459 A KR19950021459 A KR 19950021459A KR 970008266 A KR970008266 A KR 970008266A
Authority
KR
South Korea
Prior art keywords
clock
signal
latch
shift register
display panel
Prior art date
Application number
KR1019950021459A
Other languages
English (en)
Other versions
KR100208981B1 (ko
Inventor
김한성
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950021459A priority Critical patent/KR100208981B1/ko
Publication of KR970008266A publication Critical patent/KR970008266A/ko
Application granted granted Critical
Publication of KR100208981B1 publication Critical patent/KR100208981B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 판넬 구동 장치에 관한 것으로, 시프트 펄스의 상태에 따라 데이타가 오른쪽 또는 왼쪽으로 시프트하는 시프트 레지스터(10)와; 스트로부 신호

Description

플라즈마 디스플레이 판넬 구동 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 판넬의 한 셀에 교류 전원이 인가될 때 벽전하의 생성과 이로 인한 방전 현상을 나타낸 상태도, 제2도의 (가)는 "온"된 상태에 있는 셀에 있어서 VS와 VW의 관계와 그에 따라 생성되는 광출력에 대한 그래프, (나)는 "오프"된 상태에 있는 셀에 있어서 VS와 VW의 관계와 그에 따라 생성되는 광출력에 대한 그래프, 제6도는 본 발명에 따른 PDP 구동 장치에 대한 회로도이다.

Claims (2)

  1. 시프트 펄스의 상태에 따라 데이타가 오른쪽 또는 왼쪽으로 시프트하는 시프트 레지스터(10)와 스트로브 신호의 상태에 따라 데이타를 통과시키거나 유지시키는 래치(20) 및 고전압의 출력 신호를 내보내는 구동부(30)로 구성된 플라즈마 디스플레이 판넬 구동 장치에 있어서, 외부로부터 입력된 클럭 펄스에 따라 상기 시프트 레지스터(10)와 상기 래치(20)를 제어하는 신호를 출력하는 클럭 신호 제어부(40)가 구비된 것을 특징으로 하는 플라즈마 디스플레이 판넬 구동 장치.
  2. 제1항에 있어서, 상기 클럭 신호 제어부(40)는 상기 시프트 레지스터(10)의 데이타 입력과 클럭의 동기를 정확히 맞추기 위해 딜레이된 클럭 신호를 발생시키도록 되어진 딜레이 클럭 발생부(42)와; 상기 래치(20)를 제어하는 스트로브 신호를 발생시키는 스트로브 발생부(44)로 구성된 것을 특징으로 하는 플라즈마 디스플레이 판넬 구동 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950021459A 1995-07-20 1995-07-20 플라즈마 디스플레이 판넬 구동 장치 KR100208981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021459A KR100208981B1 (ko) 1995-07-20 1995-07-20 플라즈마 디스플레이 판넬 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021459A KR100208981B1 (ko) 1995-07-20 1995-07-20 플라즈마 디스플레이 판넬 구동 장치

Publications (2)

Publication Number Publication Date
KR970008266A true KR970008266A (ko) 1997-02-24
KR100208981B1 KR100208981B1 (ko) 1999-07-15

Family

ID=19421112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021459A KR100208981B1 (ko) 1995-07-20 1995-07-20 플라즈마 디스플레이 판넬 구동 장치

Country Status (1)

Country Link
KR (1) KR100208981B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719575B1 (ko) * 2005-11-07 2007-05-17 삼성에스디아이 주식회사 디스플레이 패널의 구동방법 및 그 구동장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928516B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 디스플레이
KR100932138B1 (ko) * 2008-04-02 2009-12-16 주식회사 동부하이텍 데이터 송신 장치
US8156365B2 (en) 2008-04-02 2012-04-10 Dongbu Hitek Co., Ltd. Data reception apparatus
KR100928515B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 데이터 수신 장치
KR100932139B1 (ko) * 2008-04-02 2009-12-16 주식회사 동부하이텍 데이터 수신 장치
KR101103252B1 (ko) * 2010-07-16 2012-01-11 주식회사 에이디텍 2개의 신호선을 사용하는 데이터 전송 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719575B1 (ko) * 2005-11-07 2007-05-17 삼성에스디아이 주식회사 디스플레이 패널의 구동방법 및 그 구동장치

Also Published As

Publication number Publication date
KR100208981B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR960035410A (ko) 구동장치 및 표시장치
KR950019829A (ko) 승압회로장치
KR970067081A (ko) 액정 디스플레이 장치
EP0254299A2 (en) Plasma display apparatus
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR970023373A (ko) 동기식 반도체 메모리
KR970008266A (ko) 플라즈마 디스플레이 판넬 구동 장치
KR970016970A (ko) 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법
KR980006783A (ko) 저가의 위상 고정 모터 제어 방법 및 구조
KR960042740A (ko) 고속 카운터 회로
KR0143309B1 (ko) 램프구동장치에서 다이나믹/스태틱신호 변환회로 및 방법
KR910013877A (ko) 문자 발생기
KR940013190A (ko) 표시장치의 구동회로
KR930010837A (ko) 한 외부전원으로부터 다계조의 구동전압을 발생할 수 있는 디지탈 소오스 드라이버를 구비한 표시장치용 구동회로
KR960030069A (ko) 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법
KR880006897A (ko) 음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로
JP2002140031A (ja) ディスプレイ装置用駆動装置及びディスプレイ装置
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR970051076A (ko) 동기형 반도체 메모리장치
KR970007773A (ko) 플라즈마 디스플레이 판넬 구동 장치
KR970008883A (ko) 인버터에서의 데드(Dead) 타임 발생회로
JP2751187B2 (ja) ガス放電表示パネルの駆動方法
KR970063022A (ko) Tft-lcd 패널 구동장치
KR970050058A (ko) 플리커 발생을 제거한 박막 트랜지스터 액정표시장치 구동 회로
SU544106A1 (ru) Управл емый генератор импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee