KR880006897A - 음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로 - Google Patents

음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로 Download PDF

Info

Publication number
KR880006897A
KR880006897A KR870012945A KR870012945A KR880006897A KR 880006897 A KR880006897 A KR 880006897A KR 870012945 A KR870012945 A KR 870012945A KR 870012945 A KR870012945 A KR 870012945A KR 880006897 A KR880006897 A KR 880006897A
Authority
KR
South Korea
Prior art keywords
circuit
pulse
phase
wave signal
generating
Prior art date
Application number
KR870012945A
Other languages
English (en)
Inventor
마고도 오노자와
곤지 기도우
미치다가 오사와
Original Assignee
마다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 마다 가쓰시게
Publication of KR880006897A publication Critical patent/KR880006897A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음

Description

음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예를 도시하는 블럭도.
제2도는 제1도에 도시한 실시예의 동작을 도시하는 파형도.
제3도는 본 발명의 제1의 실시예의 구체적 회로도.

Claims (7)

  1. 다음 사항으로 구성되는 음극선관을 갖는 디스플레이 장치에 사용되는 수평 블랭킹 발생회로 : (a). 플라이백 펄스를 수신하고 플라이백 펄스를 사전에 정해진 전압에서 정형하여 장방형파 신호를 발생하는 플라이백 펄스 정형회로, (b). 플라이백 정형회로에 접속되고 그것에서 장방형파 신호가 공급되어 장방형파 신호보다도 위상이 지연된 위상 지연펄스를 발생하는 리어펄스 발생회로, (c). 램프와 신호 발생회로, 차지 펌프회로, 컴퍼레이터 회로 및 위상 전지펄스 발생회로를 가지며, 램프파 신호 발생회로는 수평 발진펄스를 수신하여 수평 발진펄스를 램프파 신호로 변환하고, 차치 펌프 회로는 리어펄스 발생회로에 접속되어 위상 지연펄스를 수신하고, 컴퍼레이터 회로는 램프파 신호 발생회로와 차치 펌프회로에 접속되며 램프파 신호의 전압값과 차치 펌프회로의 출력신호의 전압값을 비교하여 양자가 일치했을 때에 프런트펄스를 발생하고, 위상 전지펄스 발생회로는 컴퍼레이터 회로의 출력신호에 동기한 신호와 상기 플라이백 펄스 정형회로의 장방형파 신호가 입력되어 양자의 위상차의 폭을 갖는 위상 전지펄스를 발생하며, 상기 차지 펌프회로는 리어펄스 발생회로의 위상 지연펄스의 폭과 위상 전진회로의 위상 전진펄스의 폭의 차에 비례한 상기 출력신호를 발생하여 상기 컴퍼레이터 회로에 공급하는 프런트펄스 발생회로. (d). 상기 프런트펄스 발생회로에 접속됨과 동시에 상기 리어펄스 발생회로에 접속되고 프런트펄스 발생회로가 발생하는 프런트펄스의 프런트 에지에서 시작하여 리어펄스 발생회로가 발생하는 리어펄스의 리어에지에서 끝나는 블랭킹펄스를 발생하는 블랭킹펄스 회로.
  2. 특허청구의 범위 제1항에 있어서, 위상 전진회로는 컴퍼레이터 회로에 접속되고 컴퍼레이터 회로의 출력신호가 상기 위상 전진회로에 공급된다.
  3. 특허청구의 범위 제1항에 있어서, 위상 전진회로는 블랭킹펄스 발생회로에 접속되어 블랭킹 펄스 발생회로의 출력신호가 상기 위상 전진회로에 공급된다.
  4. 특허청구의 범위 제1항에 있어서, 리어펄스 발생회로는 플라이백 펄스 정형회로에 접속되어 플라이백 펄스 정형회로가 발생하는 장방형과 신호를 사전에 정해진 시간을 지연하는 자연회로와 장방형파 신호와 지연회로에서 지연된 지연 장방형파 신호의 차의 폭을 갖는 위상 지연펄스를 발생하는 위상 지연펄스 발생회로를 갖는다.
  5. 다음 사항으로 구성되는 음극선관을 갖는 디스플레이 장치에 사용되는 수평 블랭킹 펄스 발생회로, (a). 플라이백펄스를 수신하고 플라이백펄스를 사전에 정해진 전압에서 정형하여 장방형파 신호를 발생하는 플라이백펄스 정형회로. (b). 플라이백 정형회로에 접속되고 그것에서 장방형파 신호가 공급되어 장방형파 신호보다도 위상이 지연된 위산 지연펄스를 발생하는 리어펄스 발생회로, (c). 램프와 신호 발생회로, 차치 펌프회로, 컴퍼레이터 회로 및 위상 전진펄스 발생회로를 가지며, 램프파 신호 발생회로는 수평 발진펄스를 수신하여 수평 발진펄스를 램프파 신호로 변환하고, 차치 펌프회로는 리어펄스 발생회로에 접속되어 위상 지연펄스를 수신하고, 컴퍼레이터 회로는 램프파 신호 발생회로와 차치 펌프회로에 접속하며, 램프파 신호의 전압값과 차치 펌프회로의 출력신호의 전압값을 비교하여 양자가 일치했을 때에 프런트펄스를 발생하고, 위상 전진펄스 발생회로는 컴퍼레이터 회로의 출력신호에 동기한 신호와 상기 플라이백 펄스 정형회로의 장방형파 신호가 입력되어 양자의 위상 차의 폭을 갖는 위상 전진펄스를 발생하며, 상기 차치 펌프회로는 리어펄스 발생회로의 위상 지연펄스의 폭과 위상 전진회로의 폭의 차에 비례한 상기 출력신호를 발생하여 상기 컴퍼레이터 회로에 공급하는 플런트 펄스 발생회로, (d). 상기 플런트펄스 발생 회로에 접속되고 플런트펄스 발생회로가 발생하는 플런트펄스의 플런트에지에서 시작하여 사전에 정해진 폭의 블랭킹펄스를 발생하는 플랭킹 펄스 발생회로.
  6. 특허청구의 범위 제5항에 있어서, 위상 전진 회로는 컴퍼레이터 회로에 접속되어 컴퍼레이터 회로의 출력신호가 상기 위상 전진 회로에 공급된다.
  7. 특허청구의 범위 제5항에 있어서, 위상 전진 회로는 블랭킹펄스 발생회로에 접속되어 블랭킹펄스 발생회로의 출력신호가 상기 위상 전진회로에 공급된다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870012945A 1986-11-19 1987-11-17 음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로 KR880006897A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61274198A JPH0636558B2 (ja) 1986-11-19 1986-11-19 水平ブランキングパルス発生回路
JP61-274198 1986-11-19

Publications (1)

Publication Number Publication Date
KR880006897A true KR880006897A (ko) 1988-07-25

Family

ID=17538399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870012945A KR880006897A (ko) 1986-11-19 1987-11-17 음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로

Country Status (3)

Country Link
US (1) US4767971A (ko)
JP (1) JPH0636558B2 (ko)
KR (1) KR880006897A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226690B1 (ko) * 1996-10-29 1999-10-15 전주범 귀선 소거 회로
GB9623629D0 (en) * 1996-11-13 1997-01-08 Rca Thomson Licensing Corp Width and phase control of blanking pulse
US5969486A (en) * 1997-01-16 1999-10-19 Display Laboratories, Inc. Detecting horizontal blanking time in cathode ray tube devices
KR100338782B1 (ko) * 2000-10-16 2002-06-01 윤종용 원칩화된 영상 처리 장치에 적용하기 위한 플라이백 펄스폭 조정 회로 및 조정 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136170A (en) * 1981-02-18 1982-08-23 Hitachi Denshi Ltd Alternate sweeping method for oscilloscope
JPS57183182A (en) * 1981-05-07 1982-11-11 Sanyo Electric Co Ltd Blanking circuit

Also Published As

Publication number Publication date
JPS63128871A (ja) 1988-06-01
US4767971A (en) 1988-08-30
JPH0636558B2 (ja) 1994-05-11

Similar Documents

Publication Publication Date Title
KR940027147A (ko) 반도체 회로장치 및 그 펄스 생성방법
GB2036496A (en) Pulse delay circuit
KR880006897A (ko) 음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로
US4156254A (en) Power line synchronization of CRT raster scan
JPS5612868A (en) Pwm inverter device
US2535266A (en) Blanking pulse generating circuit
KR910009048A (ko) 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로
JPS57131118A (en) Pulse generator
JPS5761386A (en) Printer
JPS5531386A (en) Time reference signal generator
SU748839A1 (ru) Устройство тактовой синхронизации
SU738120A1 (ru) Синхронизируемый высокочастотный генератор
KR0165249B1 (ko) 버스트 게이트 펄스 발생회로
RU1802400C (ru) Устройство дл формировани импульсных последовательностей
SU705661A1 (ru) Умножитель частоты следовани импульсов
SU635608A1 (ru) Генератор пилообразного напр жени
SU544106A1 (ru) Управл емый генератор импульсов
SU1265983A1 (ru) Селектор импульсов по частоте следовани
SU465726A1 (ru) Устройство задержки импульсов
SU559386A1 (ru) Устройство дл синхронизации импульсов
SU828386A2 (ru) Генератор м-последовательности
KR870002719A (ko) 원색 동기 발생회로
JPS6451712A (en) Clock synchronizing circuit
KR930001116Y1 (ko) 자동주파수 제어회로
SU1451841A1 (ru) Устройство дл вычитани и выделени импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application