JPH0636558B2 - 水平ブランキングパルス発生回路 - Google Patents
水平ブランキングパルス発生回路Info
- Publication number
- JPH0636558B2 JPH0636558B2 JP61274198A JP27419886A JPH0636558B2 JP H0636558 B2 JPH0636558 B2 JP H0636558B2 JP 61274198 A JP61274198 A JP 61274198A JP 27419886 A JP27419886 A JP 27419886A JP H0636558 B2 JPH0636558 B2 JP H0636558B2
- Authority
- JP
- Japan
- Prior art keywords
- blanking pulse
- horizontal blanking
- pulse
- front edge
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、陰極線管デイスプレイなどにおける帰線消去
のための水平ブランキングパルス発生回路に関する。
のための水平ブランキングパルス発生回路に関する。
従来の水平ブランキングパルス発生回路では、特開昭５
７−１８３１８２号公報にも示されているように、水平
偏向出力回路で発生するフライバックパルスを、ある所
定電位でクリップするなどして形成していた。
７−１８３１８２号公報にも示されているように、水平
偏向出力回路で発生するフライバックパルスを、ある所
定電位でクリップするなどして形成していた。
従来、テレビ受像機では、画面をなるべく大きくとって
有効利用を図るため、ラスタサイズをＣＲＴ（陰極線
管）のフェースプレートより大きくするオーバースキヤ
ンを行っていた。しかしながら、コンピュータの端末等
に用いられているデイスプレイでは、画面を大きくとり
すぎるとその端部でフォーカス特性やコンバーゼンス特
性が劣化するので、これを避けるため、ラスタサイズを
ＣＲＴのフェースプレートより小さくするアンダースキ
ヤンを行っている。かかるアンダースキヤンのデイスプ
レイでは次のような問題が発生した。
有効利用を図るため、ラスタサイズをＣＲＴ（陰極線
管）のフェースプレートより大きくするオーバースキヤ
ンを行っていた。しかしながら、コンピュータの端末等
に用いられているデイスプレイでは、画面を大きくとり
すぎるとその端部でフォーカス特性やコンバーゼンス特
性が劣化するので、これを避けるため、ラスタサイズを
ＣＲＴのフェースプレートより小さくするアンダースキ
ヤンを行っている。かかるアンダースキヤンのデイスプ
レイでは次のような問題が発生した。
デイスプレイにおけるラスタの両端では、電子ビームの
走査方向が反転するため、電子ビームの走査による移動
が一時停止する状態が存在する。従って、ラスタ両端で
は一時停止した電子ビームにより輝度が著しく高くな
り、輝線が観測される。
走査方向が反転するため、電子ビームの走査による移動
が一時停止する状態が存在する。従って、ラスタ両端で
は一時停止した電子ビームにより輝度が著しく高くな
り、輝線が観測される。
一方、上述した従来技術により形成された水平ブランキ
ングパルスによりラスタ両サイドの輝線が消去できると
考えられるが、実際には、伝送系の遅延等により位相遅
れが生じるため、ラスタ左端の輝線は消去できても、ラ
スタ右端の輝線は消去できないことがある。
ングパルスによりラスタ両サイドの輝線が消去できると
考えられるが、実際には、伝送系の遅延等により位相遅
れが生じるため、ラスタ左端の輝線は消去できても、ラ
スタ右端の輝線は消去できないことがある。
第８図を参照して上述の問題点を具体的に説明する。
第８図はテレビ受像機の水平出力回路における要部の電
圧、電流波形図である。第８図（ａ）に見られるよう
に、偏向コイルに鋸歯状波電流が流れて画面における水
平走査が行われるわけであるが、時刻ｔ２の点が画面の
右端となり、時刻ｔ４の点が画面の左端となり、ｔ２と
ｔ４の間が水平ブランキング期間に相当する。
圧、電流波形図である。第８図（ａ）に見られるよう
に、偏向コイルに鋸歯状波電流が流れて画面における水
平走査が行われるわけであるが、時刻ｔ２の点が画面の
右端となり、時刻ｔ４の点が画面の左端となり、ｔ２と
ｔ４の間が水平ブランキング期間に相当する。
第８図（ｂ）は、時刻ｔ２とｔ４の間に発生するフライ
バックパルス電圧波形であるが、従来はこのフライバッ
クパルス電圧波形から、第８図（ｃ）に見られるような
水平ブランキングパルスを形成していたことは既に述べ
た通りである。
バックパルス電圧波形であるが、従来はこのフライバッ
クパルス電圧波形から、第８図（ｃ）に見られるような
水平ブランキングパルスを形成していたことは既に述べ
た通りである。
この水平ブランキングパルスが、先きに述べたような事
情で、第８図（ｄ）に見られるように時間Δｔだけ遅延
したとする。この遅延した水平ブランキングパルスによ
っては、画面の左端（時刻ｔ４）に発生する輝線は消去
できても、両面の右端（時刻ｔ２）に発生する輝線は消
去できなくなることは容易に理解されるであろう。
情で、第８図（ｄ）に見られるように時間Δｔだけ遅延
したとする。この遅延した水平ブランキングパルスによ
っては、画面の左端（時刻ｔ４）に発生する輝線は消去
できても、両面の右端（時刻ｔ２）に発生する輝線は消
去できなくなることは容易に理解されるであろう。
そこで、従来のデイスプレイでは、ビデオ信号の黒レベ
ルを低下させることにより、上記ラスタ右端の輝線を消
去しているが、その場合、最高輝度の低下と黒レベル付
近での再現性の低下は避けられない。最高輝度の低下に
対しては、ビデオ回路の出力電圧の振幅を大きくする対
策が考えられるが、振幅を大きくした際、ビデオ出力段
では帯域縮小、損失増大等の問題が生じる。
ルを低下させることにより、上記ラスタ右端の輝線を消
去しているが、その場合、最高輝度の低下と黒レベル付
近での再現性の低下は避けられない。最高輝度の低下に
対しては、ビデオ回路の出力電圧の振幅を大きくする対
策が考えられるが、振幅を大きくした際、ビデオ出力段
では帯域縮小、損失増大等の問題が生じる。
そこで本発明は、上記水平ブランキングパルスの位相遅
れに伴い、黒レベルを正確に設定した際、ラスタ右端に
生じる輝線を消去し、最高輝度の向上と黒レベル付近の
再現性の向上を図ることを解決すべき問題点とする。
れに伴い、黒レベルを正確に設定した際、ラスタ右端に
生じる輝線を消去し、最高輝度の向上と黒レベル付近の
再現性の向上を図ることを解決すべき問題点とする。
上記問題点は、水平ブランキングパルスのフロントエッ
ジを移動可能にし、このフロントエッジの位置を制御す
るフロントエッジ移動制御手段と、上記水平ブランキン
グパルスのフロントエッジとフライバックパルスのフロ
ントエッジとの位相差を検出する位相差検出手段を水平
ブランキングパルス発生回路に設けることにより達成さ
れる。
ジを移動可能にし、このフロントエッジの位置を制御す
るフロントエッジ移動制御手段と、上記水平ブランキン
グパルスのフロントエッジとフライバックパルスのフロ
ントエッジとの位相差を検出する位相差検出手段を水平
ブランキングパルス発生回路に設けることにより達成さ
れる。
フロントエッジ移動制御手段と位相差検出手段を備えた
本発明による水平ブランキングパルス発生回路では、水
平ブランキングパルスのフロントエッジを移動可能であ
るから後段の伝送系での遅延を打ち消すように、前記フ
ロントエッジのタイミングを早めている。
本発明による水平ブランキングパルス発生回路では、水
平ブランキングパルスのフロントエッジを移動可能であ
るから後段の伝送系での遅延を打ち消すように、前記フ
ロントエッジのタイミングを早めている。
この際、このフロントエッジの発生タイミングを決定す
るためには、水平発振回路で発生する水平発振パルスか
らランプ波を形成し、このランプ波とフロントエッジ制
御電圧との比較を行い、その一致する時点をフロントエ
ッジの発生タイミングとすることにより決定する。そし
てフロントエッジ制御電圧を上下させることによりフロ
ントエッジの移動可能な水平ブランキングパルスを形成
することができる。
るためには、水平発振回路で発生する水平発振パルスか
らランプ波を形成し、このランプ波とフロントエッジ制
御電圧との比較を行い、その一致する時点をフロントエ
ッジの発生タイミングとすることにより決定する。そし
てフロントエッジ制御電圧を上下させることによりフロ
ントエッジの移動可能な水平ブランキングパルスを形成
することができる。
しかしながら、この場合、水平ドライブトランジスタや
水平出力トランジスタの蓄積時間のばらつきにより、前
記水平ブランキングパルスとフライバックパルスの位相
がずれる可能性がある。このため、前記位相差検出手段
により、水平ブランキングパルスのフロントエッジとフ
ライバックパルスのフロントエッジとの位相差を検出し
て、この位相差出力を前記フロントエッジ移動制御手段
に帰還し、これで前記フロントエッジ制御電圧を上下さ
せて位相差が常に一定となるようにフロントエッジを制
御している。
水平出力トランジスタの蓄積時間のばらつきにより、前
記水平ブランキングパルスとフライバックパルスの位相
がずれる可能性がある。このため、前記位相差検出手段
により、水平ブランキングパルスのフロントエッジとフ
ライバックパルスのフロントエッジとの位相差を検出し
て、この位相差出力を前記フロントエッジ移動制御手段
に帰還し、これで前記フロントエッジ制御電圧を上下さ
せて位相差が常に一定となるようにフロントエッジを制
御している。
このように、本発明による水平ブランキングパルス発生
回路では、後段の伝送系の遅延の影響を打ち消すことが
できるため、黒レベルを正確に設定した際のラスタ右端
の輝線を消去でき、最高輝度向上、黒レベル付近の再現
性の向上がはかれる。
回路では、後段の伝送系の遅延の影響を打ち消すことが
できるため、黒レベルを正確に設定した際のラスタ右端
の輝線を消去でき、最高輝度向上、黒レベル付近の再現
性の向上がはかれる。
以下、本発明の実施例を図を用いて説明する。なお、各
図中、同じ働きをするものには同じ番号を付してある。
図中、同じ働きをするものには同じ番号を付してある。
第１図は、本発明の第１の実施例として水平ブランキン
グパルス発生回路を示すブロック図である。
グパルス発生回路を示すブロック図である。
第１図中、１は水平発振パルス入力端子、２はフライバ
ックパルス入力端子、３はフロントエッジ移動制御回
路、４は位相差検出回路、５はフライバックパルス整形
回路、６は遅延回路、７はランプ波発生回路、８はコン
パレータ、９は位相遅れ検出回路、１０は位相進み検出
回路、１１はチャージポンプ、１２はブランキングパル
ス形成回路、１３はブランキングパルス出力端子、であ
る。
ックパルス入力端子、３はフロントエッジ移動制御回
路、４は位相差検出回路、５はフライバックパルス整形
回路、６は遅延回路、７はランプ波発生回路、８はコン
パレータ、９は位相遅れ検出回路、１０は位相進み検出
回路、１１はチャージポンプ、１２はブランキングパル
ス形成回路、１３はブランキングパルス出力端子、であ
る。
ここで、フロントエッジ移動制御回路３はランプ波発生
回路７、コンパレータ８により構成されており、位相差
検出回路４は位相遅れ検出回路９、位相進み検出回路１
０、チャージポンプ１１により構成されている。
回路７、コンパレータ８により構成されており、位相差
検出回路４は位相遅れ検出回路９、位相進み検出回路１
０、チャージポンプ１１により構成されている。
以下、第１図に示す水平ブランキングパルス発生回路の
動作を、第１図の回路における各部信号波形を示す第２
図を併せ参照して説明する。
動作を、第１図の回路における各部信号波形を示す第２
図を併せ参照して説明する。
まず、フライバックパルス整形回路５では、第２図
（ａ）に示すようにフライバックパルス入力端子２より
入力されるフライバックパルスａ１と、比較電圧ａ２と
を比較して、第２図（ｂ）に示す矩形波ｂ１を形成して
いる。
（ａ）に示すようにフライバックパルス入力端子２より
入力されるフライバックパルスａ１と、比較電圧ａ２と
を比較して、第２図（ｂ）に示す矩形波ｂ１を形成して
いる。
ここで、第２図（ａ）中、ａ３はフライバックパルスａ
１の交流接地電圧であり、ｔ１，ｔ４はフライバックパ
ルスａ１と交流接地電圧ａ３と交わる時点を示し、
ｔ２，ｔ３はフライバックパルスａ１と比較電圧ａ２と
が交わる時点を示している。この際、矩形波ｂ１のパル
ス幅（ｔ２，ｔ３間）は、入力されるフライバックパル
スの振幅や比較電圧ａ２の値によって設定できるため、
後述する水平ブランキングパルスｆ１（第２図（ｆ）参
照）のパルス幅もこれと同様に設定することができる。
１の交流接地電圧であり、ｔ１，ｔ４はフライバックパ
ルスａ１と交流接地電圧ａ３と交わる時点を示し、
ｔ２，ｔ３はフライバックパルスａ１と比較電圧ａ２と
が交わる時点を示している。この際、矩形波ｂ１のパル
ス幅（ｔ２，ｔ３間）は、入力されるフライバックパル
スの振幅や比較電圧ａ２の値によって設定できるため、
後述する水平ブランキングパルスｆ１（第２図（ｆ）参
照）のパルス幅もこれと同様に設定することができる。
遅延回路６では矩形波ｂ１のバックエッジを遅延して、
第２図（ｅ）に示すバックエッジ制御パルスｅ１を形成
している。そして、位相遅れ検出回路９では、上記の矩
形波ｂ１とバックエッジ制御パルスｅ１から、第２図
（ｈ）に示す位相遅れ検出パルスｈ１を形成している。
第２図（ｅ）に示すバックエッジ制御パルスｅ１を形成
している。そして、位相遅れ検出回路９では、上記の矩
形波ｂ１とバックエッジ制御パルスｅ１から、第２図
（ｈ）に示す位相遅れ検出パルスｈ１を形成している。
一方、ランプ波発生回路７では、水平発振パルス入力端
子１より入力される水平発振パルスから、第２図（ｃ）
に示すランプ波ｃ１を形成している。また、コンパレー
タ８では第２図（ｃ）に示すように、ランプ波ｃ１とフ
ロントエッジ制御電圧ｃ２を比較することから、フロン
トエッジ制御パルスｄ１を形成している。そして、位相
進み検出回路１０では、上記の矩形波ｂ１とフロントエ
ッジ制御パルスｄ１から、第２図（ｇ）に示す位相進み
検出パルスｇ１を形成している。
子１より入力される水平発振パルスから、第２図（ｃ）
に示すランプ波ｃ１を形成している。また、コンパレー
タ８では第２図（ｃ）に示すように、ランプ波ｃ１とフ
ロントエッジ制御電圧ｃ２を比較することから、フロン
トエッジ制御パルスｄ１を形成している。そして、位相
進み検出回路１０では、上記の矩形波ｂ１とフロントエ
ッジ制御パルスｄ１から、第２図（ｇ）に示す位相進み
検出パルスｇ１を形成している。
なお、ブランキングパルス形成回路１２では、上記のフ
ロントエッジ制御パルスｄ１とバックエッジ制御パルス
ｅ１より、第２図（ｆ）に示す水平ブランキングパルス
ｆ１を形成し、ブランキングパルス出力端子１３より出
力している。
ロントエッジ制御パルスｄ１とバックエッジ制御パルス
ｅ１より、第２図（ｆ）に示す水平ブランキングパルス
ｆ１を形成し、ブランキングパルス出力端子１３より出
力している。
以上の動作の中で特に重要なのは、位相遅れ検出回路
９、位相進み検出回路１０、チャージポンプ１１から成
る位相差検出回路４と、ランプ波発生回路７、コンパレ
ータ８より成るフロントエッジ制御回路３の働きによ
り、位相進み検出パルスｇ１と位相遅れ検出パルスｈ１
のパルス幅をほぼ同等となるようにして位相差を制御し
ている点である。
９、位相進み検出回路１０、チャージポンプ１１から成
る位相差検出回路４と、ランプ波発生回路７、コンパレ
ータ８より成るフロントエッジ制御回路３の働きによ
り、位相進み検出パルスｇ１と位相遅れ検出パルスｈ１
のパルス幅をほぼ同等となるようにして位相差を制御し
ている点である。
説明を若干、付加する。位相差検出回路４におけるチャ
ージポンプ１１は、中に図示せざるコンデンサを含み、
入力される位相進み検出パルスｇ１の接続期間だけその
コンデンサを充電したとすれば、次に入力される位相遅
れ検出パルスｈ１の接続期間だけそのコンデンサを放電
するようにし、結局、コンデンサの残留電荷量によりパ
ルスｇ１とｈ１のパルス幅の差（位相差）を表わし、こ
れを電圧レベルの大小に変換してフロントエッジ制御電
圧ｃ２として出力している。
ージポンプ１１は、中に図示せざるコンデンサを含み、
入力される位相進み検出パルスｇ１の接続期間だけその
コンデンサを充電したとすれば、次に入力される位相遅
れ検出パルスｈ１の接続期間だけそのコンデンサを放電
するようにし、結局、コンデンサの残留電荷量によりパ
ルスｇ１とｈ１のパルス幅の差（位相差）を表わし、こ
れを電圧レベルの大小に変換してフロントエッジ制御電
圧ｃ２として出力している。
コンパレータ８はこれを受け、フロントエッジ制御パル
スｄ１の位相を制御し、位相進み検出パルスｇ１のパル
ス幅と位相遅れ検出パルスｈ１のパルス幅とが等しくな
るようにする。
スｄ１の位相を制御し、位相進み検出パルスｇ１のパル
ス幅と位相遅れ検出パルスｈ１のパルス幅とが等しくな
るようにする。
従って第１図に示す本発明の第１の実施例では、遅延回
路６の働きにより、位相遅れ量（第２図中のｔ３，ｔ４
間）を一定にしているため、位相進み量（第２図中のｔ
１，ｔ２間）も一定となり、前記水平ブランキングパル
スｆ１とフライバックパルスａ１の位相関係は常に等し
くなる。
路６の働きにより、位相遅れ量（第２図中のｔ３，ｔ４
間）を一定にしているため、位相進み量（第２図中のｔ
１，ｔ２間）も一定となり、前記水平ブランキングパル
スｆ１とフライバックパルスａ１の位相関係は常に等し
くなる。
次に、本説明の第１の実施例の具体的回路の回路図を第
３図に示す。
３図に示す。
第３図中、２０，２１，２４，２５，２６，２７，３
０，３１，３５，３９，４０，４４，４７，５５，５
７，５８，５９，６１，６２，７３，７４はそれぞれ抵
抗、２２，２３，２８，２９，３４，３６，３８，４
２，４３，６９，４８，５１，５３，５４，６０はそれ
ぞれトランジスタ、３２，５０，５６はそれぞれコンデ
ンサ、３７，４９，５２はそれぞれ定電流源、６８は定
電圧源、６３，６５はそれぞれインバータ、３３，４
５，４６，６４はそれぞれＲ付Ｔフリップフロップであ
る。
０，３１，３５，３９，４０，４４，４７，５５，５
７，５８，５９，６１，６２，７３，７４はそれぞれ抵
抗、２２，２３，２８，２９，３４，３６，３８，４
２，４３，６９，４８，５１，５３，５４，６０はそれ
ぞれトランジスタ、３２，５０，５６はそれぞれコンデ
ンサ、３７，４９，５２はそれぞれ定電流源、６８は定
電圧源、６３，６５はそれぞれインバータ、３３，４
５，４６，６４はそれぞれＲ付Ｔフリップフロップであ
る。
なお、Ｒ付Ｔフリップフロップ３３，４５，４６，６４
はＴ入力の立ち上りでトリガがかかりセットされ、Ｒ入
力のＨレベルでリセットがかかるフリップフロップのこ
とをいう。
はＴ入力の立ち上りでトリガがかかりセットされ、Ｒ入
力のＨレベルでリセットがかかるフリップフロップのこ
とをいう。
この第３図に示す回路図において、第１図に示すブロッ
ク図中のフライバックパルス整形回路５は抵抗２０，２
１，２４，２５，２６，２７、トランジスタ２２，２３
によって構成され、遅延回路６は抵抗７４，３１、コン
デンサ３２、トランジスタ２９によって構成され、ラン
プ波発生回路７は抵抗４７、トランジスタ４８、定電流
源４９、コンデンサ５０によって構成され、コンパレー
タ８はトランジスタ５１，５３，５４，６０、抵抗５
５，５７，５８，５９，６１，６２、定電流源５２によ
って構成され、位相遅れ検出回路９はＲ付Ｔフリップフ
ロップ３３によって構成され、位相進み検出回路１０は
Ｒ付Ｔフリップフロップ６４によって構成され、ブラン
キングパルス形成回路１２Ｒ付Ｔフリップフロップ４
５，４６によって構成される。また前述のチャージポン
プ１１における図示せざるコンデンサとは、第３図にお
けるコンデンサ５６のことである。
ク図中のフライバックパルス整形回路５は抵抗２０，２
１，２４，２５，２６，２７、トランジスタ２２，２３
によって構成され、遅延回路６は抵抗７４，３１、コン
デンサ３２、トランジスタ２９によって構成され、ラン
プ波発生回路７は抵抗４７、トランジスタ４８、定電流
源４９、コンデンサ５０によって構成され、コンパレー
タ８はトランジスタ５１，５３，５４，６０、抵抗５
５，５７，５８，５９，６１，６２、定電流源５２によ
って構成され、位相遅れ検出回路９はＲ付Ｔフリップフ
ロップ３３によって構成され、位相進み検出回路１０は
Ｒ付Ｔフリップフロップ６４によって構成され、ブラン
キングパルス形成回路１２Ｒ付Ｔフリップフロップ４
５，４６によって構成される。また前述のチャージポン
プ１１における図示せざるコンデンサとは、第３図にお
けるコンデンサ５６のことである。
なお、インバータ６３，６５、及びトランジスタ２８、
抵抗７３，３０によって構成されるインバータは、後段
のＲ付Ｔフリップフロップへの極性を整える（正極性に
統一する）ために用いている。各ブロックの動作は、前
述した通りである。
抵抗７３，３０によって構成されるインバータは、後段
のＲ付Ｔフリップフロップへの極性を整える（正極性に
統一する）ために用いている。各ブロックの動作は、前
述した通りである。
なお、各ブロックとも、同じ働きをするものであれば、
他の回路に置き換えても良い。
他の回路に置き換えても良い。
第１図、第３図に示す本発明の水平ブランキングパルス
発生回路の働きにより、前記水平ブランキングパルスの
位相遅れの問題を解決し、黒レベルを正確に設定した際
のラスタ右端の輝線を消去でき、最高輝度向上、黒付近
の再現性向上がはかれる。また、本発明の水平ブランキ
ングパルス発生回路では、水平ドライブトランジスタ、
水平出力トランジスタの蓄積時間の変動を打ち消すこと
ができるため、部品ばらつきや水平周波数の違いにかか
わらず、安定な水平ブランキングパルスを供給できる。
発生回路の働きにより、前記水平ブランキングパルスの
位相遅れの問題を解決し、黒レベルを正確に設定した際
のラスタ右端の輝線を消去でき、最高輝度向上、黒付近
の再現性向上がはかれる。また、本発明の水平ブランキ
ングパルス発生回路では、水平ドライブトランジスタ、
水平出力トランジスタの蓄積時間の変動を打ち消すこと
ができるため、部品ばらつきや水平周波数の違いにかか
わらず、安定な水平ブランキングパルスを供給できる。
次に、本発明の第２の実施例について、第４図、第５図
を用いて説明する。
を用いて説明する。
第４図は、本発明の第２の実施例としての水平ブランキ
ングパルス発生回路を示すブロック図である。
ングパルス発生回路を示すブロック図である。
この第４図に示す第２の実施例では、第１図に示す第１
の実施例と比較して、位相進み検出回路１０、位相遅れ
検出回路９の入力として、ブランキングパルス形成回路
１２から出力される水平ブランキングパルスｆ１を直接
用いている点が異なる。
の実施例と比較して、位相進み検出回路１０、位相遅れ
検出回路９の入力として、ブランキングパルス形成回路
１２から出力される水平ブランキングパルスｆ１を直接
用いている点が異なる。
この第２の実施例の具体的回路の回路図を第５図に示
す。この第５図に示す回路では、第４図中の遅延回路６
として、インバータ６６，６７を用いているが、基本的
動作は第３図に示す第１の実施例とほぼ同様である。
す。この第５図に示す回路では、第４図中の遅延回路６
として、インバータ６６，６７を用いているが、基本的
動作は第３図に示す第１の実施例とほぼ同様である。
この第２の実施例でも、第１の実施例と同様の効果をあ
げることができる。
げることができる。
次に本発明の第３の実施例を第６図、第７図を用いて説
明する。
明する。
第６図は、本発明の第３の実施例としての水平ブランキ
ングパルス発生回路のブロック図である。この第６図に
示す第３の実施例では、第４図に示す第２の実施例と比
較して、遅延回路６を削除し、ブランキングパルス形成
回路１２に単安定マルチバイブレータ用いている点が異
なる。
ングパルス発生回路のブロック図である。この第６図に
示す第３の実施例では、第４図に示す第２の実施例と比
較して、遅延回路６を削除し、ブランキングパルス形成
回路１２に単安定マルチバイブレータ用いている点が異
なる。
この第３の実施例の具体的回路の回路図を第７図に示
す。この第７図に示す回路では、ブランキングパルス形
成回路１２として、単安定マルチバイブレータ７０を用
い、水平ブランキングパルスのパルス幅をコンデンサ７
１、抵抗７２により設定している。
す。この第７図に示す回路では、ブランキングパルス形
成回路１２として、単安定マルチバイブレータ７０を用
い、水平ブランキングパルスのパルス幅をコンデンサ７
１、抵抗７２により設定している。
この第３の実施例では、前記第１の実施例、第２の実施
例と同様の効果をあげることができる他、水平ブランキ
ングパルスのパルス幅を自由に設定できる効果がある。
例と同様の効果をあげることができる他、水平ブランキ
ングパルスのパルス幅を自由に設定できる効果がある。
本発明によれば、前記水平ブランキングパルスの位相遅
れの問題を解決し、黒レベルを正確に設定した際のラス
タ右端の輝線を消去でき、最高輝度向上、黒レベル付近
の再現性の向上をはかることができる。
れの問題を解決し、黒レベルを正確に設定した際のラス
タ右端の輝線を消去でき、最高輝度向上、黒レベル付近
の再現性の向上をはかることができる。
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示した実施例の動作を示す波形図、第３図
は本発明の第１の実施例の具体的回路図、第４図は本発
明の第２の実施例を示すブロック図、第５図は本発明の
第２の実施例の具体的回路図、第６図は本発明の第３の
実施例を示すブロック図、第７図は本発明の第３の実施
例の具体的回路図、第８図はテレビ受像機の水平出力回
路における要部の電圧、電流波形図、である。 符号の説明 １……水平発振パルス入力端子、２……フライバックパ
ルス入力端子、３……フロントエッジ移動制御回路、４
……位相差検出回路、５……フライバックパルス整形回
路、６……遅延回路、７……ランプ波発生回路、８……
コンパレータ、９……位相遅れ検出回路、１０……位相
進み検出回路、１１……チャージポンプ、１２……ブラ
ンキングパルス形成回路、１３……ブランキングパルス
出力端子
図は第１図に示した実施例の動作を示す波形図、第３図
は本発明の第１の実施例の具体的回路図、第４図は本発
明の第２の実施例を示すブロック図、第５図は本発明の
第２の実施例の具体的回路図、第６図は本発明の第３の
実施例を示すブロック図、第７図は本発明の第３の実施
例の具体的回路図、第８図はテレビ受像機の水平出力回
路における要部の電圧、電流波形図、である。 符号の説明 １……水平発振パルス入力端子、２……フライバックパ
ルス入力端子、３……フロントエッジ移動制御回路、４
……位相差検出回路、５……フライバックパルス整形回
路、６……遅延回路、７……ランプ波発生回路、８……
コンパレータ、９……位相遅れ検出回路、１０……位相
進み検出回路、１１……チャージポンプ、１２……ブラ
ンキングパルス形成回路、１３……ブランキングパルス
出力端子
Claims (2)
- 【請求項１】デイスプレイの表示画面における水平走査
に同期させて水平ブランキングパルスを発生させる水平
ブランキングパルス発生回路において、 前記水平走査が或る走査から次の走査に切り換わる過渡
期に発生するフライバックパルスのフロントエッジと前
記水平ブランキングパルスのフロントエッジとの間の位
相差を検出する位相差検出手段と、検出された該位相差
が解消するように前記水平ブランキングパルスのフロン
トエッジを相対的に移動させるフロントエッジ移動制御
手段と、を具備したことを特徴とする水平ブランキング
パルス発生回路。 - 【請求項２】特許請求の範囲第１項記載の水平ブランキ
ングパルス発生回路において、前記フロントエッジ移動
制御手段は、デイスプレイの表示画面における水平走査
に同期してランプ波を発生するランプ波発生手段と、検
出された前記位相差に応じてそのレベルが上下する電圧
の発生手段と、前記ランプ波と電圧レベルを比較し、そ
の結果により前記水平ブランキングパルスのフロントエ
ッジを相対移動させる出力を発生する比較手段と、から
成ることを特徴とする水平ブランキングパルス発生回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274198A JPH0636558B2 (ja) | 1986-11-19 | 1986-11-19 | 水平ブランキングパルス発生回路 |
| KR870012945A KR880006897A (ko) | 1986-11-19 | 1987-11-17 | 음극선관을 구비한 디스플레이 장치에 사용되는 수평 블랭킹 펄스 회로 |
| US07/122,341 US4767971A (en) | 1986-11-19 | 1987-11-18 | Horizontal blanking pulse generation circuit used for display unit with cathode-ray tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274198A JPH0636558B2 (ja) | 1986-11-19 | 1986-11-19 | 水平ブランキングパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63128871A JPS63128871A (ja) | 1988-06-01 |
| JPH0636558B2 true JPH0636558B2 (ja) | 1994-05-11 |
Family
ID=17538399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61274198A Expired - Lifetime JPH0636558B2 (ja) | 1986-11-19 | 1986-11-19 | 水平ブランキングパルス発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4767971A (ja) |
| JP (1) | JPH0636558B2 (ja) |
| KR (1) | KR880006897A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226690B1 (ko) * | 1996-10-29 | 1999-10-15 | 전주범 | 귀선 소거 회로 |
| GB9623629D0 (en) * | 1996-11-13 | 1997-01-08 | Rca Thomson Licensing Corp | Width and phase control of blanking pulse |
| US5969486A (en) * | 1997-01-16 | 1999-10-19 | Display Laboratories, Inc. | Detecting horizontal blanking time in cathode ray tube devices |
| KR100338782B1 (ko) * | 2000-10-16 | 2002-06-01 | 윤종용 | 원칩화된 영상 처리 장치에 적용하기 위한 플라이백 펄스폭 조정 회로 및 조정 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57136170A (en) * | 1981-02-18 | 1982-08-23 | Hitachi Denshi Ltd | Alternate sweeping method for oscilloscope |
| JPS57183182A (en) * | 1981-05-07 | 1982-11-11 | Sanyo Electric Co Ltd | Blanking circuit |
-
1986
- 1986-11-19 JP JP61274198A patent/JPH0636558B2/ja not_active Expired - Lifetime
-
1987
- 1987-11-17 KR KR870012945A patent/KR880006897A/ko not_active Application Discontinuation
- 1987-11-18 US US07/122,341 patent/US4767971A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63128871A (ja) | 1988-06-01 |
| KR880006897A (ko) | 1988-07-25 |
| US4767971A (en) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2544858B2 (ja) | 高電圧発生回路 | |
| US5663615A (en) | Reciprocal deflection type CRT displaying apparatus | |
| US4225809A (en) | Side pincushion correction circuit | |
| JPH0636558B2 (ja) | 水平ブランキングパルス発生回路 | |
| KR940011701B1 (ko) | 비디오 신호 처리 및 표시 장치 | |
| KR100245286B1 (ko) | 텔레비젼수상기의다이나믹포커싱전압발생회로 | |
| US6236436B1 (en) | Width and phase control of blanking pulse | |
| US4797771A (en) | Television fault detection and protection apparatus | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPH08172543A (ja) | 往復偏向式ｃｒｔディスプレイ装置 | |
| JP3102014B2 (ja) | 垂直偏向回路 | |
| JP3569818B2 (ja) | Ｃｒｔ用水平偏向回路 | |
| JPH05161029A (ja) | 水平位相調整回路 | |
| JPS6037594Y2 (ja) | 走査線位置検出同期回路 | |
| JPH05308539A (ja) | ブランキング装置、ブランキング信号発生器および水平偏向装置 | |
| EP1038391B1 (en) | Clamp pulse generator control | |
| JP2861046B2 (ja) | 水平偏向幅検出回路 | |
| KR820000207B1 (ko) | 시간 교정 수평 편향 회로 | |
| GB1598345A (en) | Raster correction circuit with line transformer load compensation | |
| JPH06178143A (ja) | 水平ブランキング信号生成回路 | |
| JPS59121087A (ja) | 陰極線管装置 | |
| JPS6251553B2 (ja) | ||
| JPH05328165A (ja) | 垂直帰線消去信号発生回路 | |
| JPS61132874A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPH0454794A (ja) | テストパターン信号発生回路 |