KR970048913A - 반도체 소자의 금속마스크 패턴 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 금속패턴을 형성하기 위한 감광막을 얇게 도포하여 초점 심도를 향상시키고, 금속의 반사율을 감소시켜 노치 발생을 감소시키는 금속마스크 패턴 형성방법을 제공하는 것을 목적으로 한다.

이와 같은 목적을 달성하기 위한 본 발명의 금속마스크 형성방법은 금속막 위에 질화막을 소정 두께만큼 형성하는 단계; 감광막을 소정 두께로 질화막 위에 형성하는 단꼐; 질화막 위에 형성된 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 단계; 노출된 질화막과 금속막을 식각하는 단계; 감광막 마스크를 제거하는 단계; 질화막 마스크를 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 마스크 패턴 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 제1실시예에 따른 반도체 소자의 금속마스크 패턴 형성방법을 보여주는 공정 흐름도.

Claims (9)

1. 반도체 기판위에 도핑영역이 형성되고 도핑영역은 금속막과 전기적으로 연결된 상태로 있는 1층 이상의 금속막을 갖는 반도체 소자의 금속막 증착후에 금속막에 패턴을 형성하기 위한 마스크 공정에 있어서, 금속막 위에 질화막을 소정 두께만큼 형성하는 단계; 감광막을 소정 두께로 상기 질화막 위에 형성하는 단계; 상기질화막 위에 형성된 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 단계; 노출된 질화막과 금속막을 식각하는 단계; 감광막 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속마스크 패턴 형성방법.
2. 제1항에 있어서, 상기 방법은 상기 감광막 마스크 패턴의 제거후, 금속패턴위의 질화막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
3. 제1항에 있어서, 상기 도포된 감광막의 도께는 8,000내지 12,000A범위인 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
4. 제1항에 있어서, 상기 질화막의 두께는 400 내지 600A범위인 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
5. 제1항에 있어서, 상기 감광막 마스크 패턴의 형성 후, 노출된 질화막과 금속막을 서로 다른 조건에서 건식 이방성 식각하는 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
6. 제5항에 있어서, 상기 질화막의 식각조건은 리사이프 200mT/600W/240He/150CF4/30CHF3인 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
7. 제5항에 있어서, 상기 금속막의 식각조건은 리사이프 200mT/800W/75BCL3/30CL2/50N2인 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
8. 제1항 또는 제2항에 있어서, 상기 질화막과 금속막의 식각조건은 동일한 상태에서 행하는 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.
9. 제8항에 있어서, 상기 질화막과 금속막의 식각조건은 리사이프 200mT/800W/75BCL3/30CL2/50N2인 것을 특징으로 하는 반도체 소자의 금속 마스크 패턴 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.