KR970030521A - 새로운 패드층을 구비하는 반도체장치 - Google Patents

새로운 패드층을 구비하는 반도체장치 Download PDF

Info

Publication number
KR970030521A
KR970030521A KR1019950042624A KR19950042624A KR970030521A KR 970030521 A KR970030521 A KR 970030521A KR 1019950042624 A KR1019950042624 A KR 1019950042624A KR 19950042624 A KR19950042624 A KR 19950042624A KR 970030521 A KR970030521 A KR 970030521A
Authority
KR
South Korea
Prior art keywords
semiconductor device
pad layer
layer
present
surface shape
Prior art date
Application number
KR1019950042624A
Other languages
English (en)
Other versions
KR100200687B1 (ko
Inventor
김용식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950042624A priority Critical patent/KR100200687B1/ko
Publication of KR970030521A publication Critical patent/KR970030521A/ko
Application granted granted Critical
Publication of KR100200687B1 publication Critical patent/KR100200687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface

Abstract

본 발명은 새로운 형태의 패드층을 구비하는 반도체장치에 관해 개시한다. 본 발명에 의한 반도체장치는 패드층을 한 구성요소로써, 구비하는 반도체장치에 있어서, 상기 패드층은 평면보다 표면적이 넓은 표면형태를 구비한다. 따라서 본 발명에 의하면, 패드층의 표면을 종래와 같이 평탄한 면으로 구비하지 않고, 유효표면적을 넓게한 표면형태(예컨데, 요철)로 구비함으로써, 종래에 비해 증가된 유효면적을 확보한다. 따라서 본 발명은 종래 기술에서 사용하는 것과 동일한 와이어본딩방법을 사용하더라도 패드층의 상부표면에 형성된 미세한 요철에 의한 유효면적이 확대되어 본딩을 위한 와이어와 패드층의 상부 금속막사이의 부착력을 증가시킨다.

Description

새로운 패드층을 구비하는 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 패드층을 구비하는 반도체장치의 단면도이다.

Claims (6)

  1. 패드층을 한 구성요소로써, 구비하는 반도체장치에 있어서, 상기 패드층은 평면보다 표면적이 넓은 표면형태를 구비하는 것을 특징으로 하는 새로운 패드층을 구비하는 반도체장치.
  2. 제1항에 있어서, 상기 패드 층은 상부층과 하부층으로 구성되며, 상기 하부층은 일정간격 이격된 동형의 복수개의 도전층 패턴인 것을 특징으로 하는 새로운 패드층을 구비하는 반도체장치.
  3. 제2항에 있어서, 상기 도전층 패턴의 일정간격에는 표면이 평탄하지 않은 절연물질을 구비하는 것을 특징으로 하는 새로운 패드층을 구비하는 반도체장치.
  4. 제2항에 있어서 상기 상부 및 하부 층은 각각 반도체 제조공정에서 구현되는 복수개의 금속배선층중 최상부의 금속배선과 그 아래의 하부 금속배선인 것을 특징으로 하는 새로운 패드층을 구비하는 반도체장치.
  5. 제2항에 있어서, 상기 하부층은 폴리실리콘층인 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 "표면적이 넓은 표면형태" 라 함은 규칙적인 요철형 표면형태인 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042624A 1995-11-21 1995-11-21 새로운 패드층을 구비하는 반도체장치 KR100200687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042624A KR100200687B1 (ko) 1995-11-21 1995-11-21 새로운 패드층을 구비하는 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042624A KR100200687B1 (ko) 1995-11-21 1995-11-21 새로운 패드층을 구비하는 반도체장치

Publications (2)

Publication Number Publication Date
KR970030521A true KR970030521A (ko) 1997-06-26
KR100200687B1 KR100200687B1 (ko) 1999-06-15

Family

ID=19435019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042624A KR100200687B1 (ko) 1995-11-21 1995-11-21 새로운 패드층을 구비하는 반도체장치

Country Status (1)

Country Link
KR (1) KR100200687B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046102A (ko) * 2001-12-05 2003-06-12 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR100388220B1 (ko) * 2000-10-17 2003-06-19 주식회사 하이닉스반도체 반도체장치의 패드부 구조
KR100390045B1 (ko) * 2001-06-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 패드 형성 방법
KR100459889B1 (ko) * 1999-02-11 2004-12-03 삼성전자주식회사 반도체/금속 접합방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945415B2 (ja) 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459889B1 (ko) * 1999-02-11 2004-12-03 삼성전자주식회사 반도체/금속 접합방법
KR100388220B1 (ko) * 2000-10-17 2003-06-19 주식회사 하이닉스반도체 반도체장치의 패드부 구조
KR100390045B1 (ko) * 2001-06-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 패드 형성 방법
KR20030046102A (ko) * 2001-12-05 2003-06-12 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법

Also Published As

Publication number Publication date
KR100200687B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
ATE512490T1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit mesastruktur und mehreren passivierungsschichten
EP0813246A3 (en) Semiconductor device comprising two semiconductor substrates
KR950007059A (ko) 집적 회로
KR960026640A (ko) 반도체장치 및 그 제조방법
TW351861B (en) Semiconductor device and manufacturing process thereof
EP1148543A3 (en) Semiconductor device and process of manufacturing the same
KR970030521A (ko) 새로운 패드층을 구비하는 반도체장치
TW429600B (en) Semiconductor device and production process thereof
KR880009414A (ko) 강자성체 자기 저항 소자 및 그 제조방법
KR950012628A (ko) 스크라이브라인영역을 위한 이중적 금속배선층들을 갖는 반도체장치
KR900005593A (ko) 반도체장치
KR100444012B1 (ko) 반도체칩의가드링(guard-ring)
JPS63232447A (ja) 半導体装置
KR910019194A (ko) 반도체장치 및 그 제조방법
KR960019537A (ko) 더미패턴을 이용한 평탄화 공정방법
EP0731502A3 (en) Ultra-small semiconductor devices and methods of fabricating and connecting said devices
KR920010820A (ko) 반도체 소자의 접속장치 및 그 제조방법
KR970023951A (ko) 반도체장치의 금속배선층의 em 테스트 패턴
KR970053161A (ko) 경사진 본딩 패드를 구비한 반도체 소자
KR870001655A (ko) 반도체장치의 제조방법
JPS57181134A (en) Manufacture of semiconductor device
KR940016736A (ko) 반도체장치의 층간연결 구조 및 방법
KR970053197A (ko) 반도체 장치의 패드부
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
EP0380964A3 (en) Method of making a semiconductor device having a contact member

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee