KR100459889B1 - 반도체/금속 접합방법 - Google Patents

반도체/금속 접합방법 Download PDF

Info

Publication number
KR100459889B1
KR100459889B1 KR10-1999-0004826A KR19990004826A KR100459889B1 KR 100459889 B1 KR100459889 B1 KR 100459889B1 KR 19990004826 A KR19990004826 A KR 19990004826A KR 100459889 B1 KR100459889 B1 KR 100459889B1
Authority
KR
South Korea
Prior art keywords
metal
semiconductor
contact
forming
electrical contact
Prior art date
Application number
KR10-1999-0004826A
Other languages
English (en)
Other versions
KR20000055918A (ko
Inventor
김봉진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0004826A priority Critical patent/KR100459889B1/ko
Publication of KR20000055918A publication Critical patent/KR20000055918A/ko
Application granted granted Critical
Publication of KR100459889B1 publication Critical patent/KR100459889B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 반도체/금속 접합방법은, 반도체 상에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성함에 있어서, 상기 반도체 상에 먼저 반도체와 접착력이 좋은 금속층을 부분적으로 형성하고, 그 금속층 위에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 반도체 상에 먼저 반도체와 접착력이 좋은 금속층을 부분적으로 형성한 후에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성하므로, 금속 콘택의 전기적 콘택 기능을 충분히 유지시킬 수 있고, 상기 반도체와 접착력이 좋은 금속층이 반도체와 전기적인 콘택을 형성하기 위한 금속 콘택 간에 접착제와 같은 역할을 하여 반도체와 전기적인 콘택을 형성하기 위한 금속 콘택의 접착력을 한층 증대시킬 수 있는 장점이 있다.

Description

반도체/금속 접합방법{Method of joining semiconductor and metal}
본 발명은 반도체/금속 접합방법에 관한 것으로서, 특히 접착력이 좋은 금속을 부분적으로 사용하여 전기적인 콘택의 기능을 유지시키면서 전체적으로 반도체와 금속 콘택의 접착력을 증대시킬 수 있는 반도체/금속 접합방법에 관한 것이다.
일반적으로, 반도체 상에 금속 콘택(contact)을 접함시킴에 있어서, 전기적인 특성이 좋은 금속과 접착력이 좋은 금속이 반드시 일치하지는 않는다. 예를 들면, GaN계 물질은 화학적으로 매우 안정되어 있어 산, 염기와 잘 반응하지 않는다. 이러한 안정성은 그와 같은 물질로 만든 전기, 광학적 소자의 수명을 증가시킬 수 있는 반면에, 그러한 물질의 가공을 어렵게 한다. 또한, 전기적 콘택의 목적으로 사용되는 금속 콘택의 경우, 위와 같은 GaN계 물질이 고온에서도 금속과 잘 반응하지 않아 접착력이 좋은 콘택을 만들기 어려운 문제가 있다.
도 1 및 도 2는 종래 반도체 상에 금속 콘택을 접합한 것을 나타내 보인 것으로서, 도 1은 평면도이고, 도 2는 측면도이다.
도 1 및 도 2를 참조하면, 종래의 반도체 상에 금속 콘택을 접합하는 방식은 반도체(11)를 마련하고, 그 위에 전기적인을 콘택을 형성하기 위한 제1 금속 콘택(12a) 및 제2 금속 콘택(12b)을 차례로 증착함으로써 금속 콘택(12)의 접합을 완성하였다.
그런데, 이와 같은 종래 방식은 반도체(11)와 금속 콘택(12) 간의 접착력이 좋지 않을 경우 와이어 본딩(wire bonding)과 같은 후속 공정 시 상기 금속 콘택(12)이 반도체(11)로부터 떨어져 나가는 현상이 발생하게 된다. 따라서, 소자의 제조에 어려움을 초래할 뿐만 아니라, 원하는 소자가 제대로 만들어지지 않는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 본래의전기적인 콘택으로서의 기능을 유지시키면서 반도체와 금속 콘택 간의 접착력을 증대시킬 수 있는 반도체/금속 접합방법을 제공함에 그 목적이 있다.
도 1은 종래의 방식에 따라 반도체 상에 금속 콘택을 접합한 것을 나타내 보인 평면도.
도 2는 도 1의 구조체의 측면도.
도 3은 본 발명에 따른 반도체/금속 접합방법에 따라 반도체에 금속을 접합한 것을 나타내 보인 평면도.
도 4는 도 3의 A-A선에 따른 절단면도.
<도면의 주요 부분에 대한 부호의 설명>
11,31...반도체 12,32...금속 콘택
12a,32a...제1 금속 콘택 12b,32b...제2 금속 콘택
33...반도체와 접착력이 좋은 금속층
상기의 목적을 달성하기 위하여 본 발명에 따른 반도체/금속 접합방법은, 반도체 상에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성함에 있어서,
상기 반도체 상에 먼저 반도체와 접착력이 좋은 금속층을 부분적으로 형성하고, 그 금속층 위에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 반도체 상에 먼저 반도체와 접착력이 좋은 금속층을 부분적으로 형성한 후에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성하므로, 금속 콘택의 전기적 콘택 기능을 충분히 유지시킬 수 있고, 상기 반도체와 접착력이 좋은 금속층이 반도체와 전기적인 콘택을 형성하기 위한 금속 콘택 간에 접착제와 같은 역할을 하여 반도체와 전기적인 콘택을 형성하기 위한 금속 콘택의 접착력을 한층 증대시킬 수 있는 장점이 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
도 3 및 도 4는 본 발명에 따른 반도체/금속 접합방법에 따라 반도체에 금속을 접합한 것을 나타내 보인 것으로서, 도 3은 평면도이고, 도 4는 도 3의 A-A선에 따른 절단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체/금속 접합방법은 준비된 반도체(31) 위에 먼저 반도체와 접착력이 좋은 금속층(33)을 부분적으로 형성하게 된다. 즉, 반도체(31) 위에 도시된 바와 같이 반도체와 접착력이 좋은 금속층(33)을 도너츠 형태로 먼저 증착하게 된다. 이때, 이 금속층(33)은 그와 같이 반드시 도너츠 형태로 형성되어야 하는 것으로 한정되는 것은 아니며, 경우에 따라서는 "□", "△" 혹은 "×" 형태로 형성될 수도 있다. 중요한 것은 반도체(31)와 후술될 전기적인 콘택을 형성하기 위한 금속 콘택(32) 간의 접착력을 좋게 하면서 그 금속 콘택(32)의 전기적인 콘택 기능을 유지할 수 있는 조건만 만족시킬 수 있으면 어떤 형태든 무방하다. 구체적인 예로서, 상기 '반도체와 접착력이 좋은 금속층(33)'에는 티타늄(Ti), 구리(Cu), 코발트(Co), 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo) 등이 포함될 수 있다.
이렇게 하여 반도체(31) 상에 반도체와 접착력이 좋은 금속층(33)의 형성이 완료되면, 그 금속층(33) 위에 전기적인 콘택을 형성하기 위한 제1 금속 콘택(32a)과 제2 금속 콘택(32b)을 순차적으로 증착하여 금속 콘택(32)의 형성을 완료한다. 여기서, 특히 이와 같은 제1 금속 콘택(32a) 및 제2 금속 콘택(32b)은 상기 금속층(33)의 면적보다 큰 면적을 가지도록 형성된다. 이는 금속 콘택이 본래의 형성 목적인 전기적인 콘택 기능을 유지할 수 있도록 하기 위해서이다. 구체적으로 상기 금속 콘택(32)은, GaN계 물질을 포함하여 구성될 수 있다.
이상과 같은 방법에 의해 제조된 반도체/금속 접합 구조체는 부분적으로 반도체와 접착력이 좋은 금속이 사용되어 전체적으로 금속 콘택의 전기적인 특성을 유지하면서 반도체와 금속 콘택 간의 접착력이 증대된다. 따라서, 와이어 본딩과 같은 후속 공정에서 금속 콘택이 반도체로부터 떨어져 나가는 현상을 막을 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체/금속 접합방법은 반도체 상에 먼저 반도체와 접착력이 좋은 금속층을 부분적으로 형성한 후에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성하므로, 금속 콘택의 전기적 콘택 기능을 충분히 유지시킬 수 있고, 상기 반도체와 접착력이 좋은 금속층이 반도체와 전기적인 콘택을 형성하기 위한 금속 콘택 간에 접착제와 같은 역할을 하여 반도체와 전기적인 콘택을 형성하기 위한 금속 콘택의 접착력을 한층 증대시킬 수 있는 장점이 있다. 따라서, 종래와 같이 와이어 본딩과 같은 후속 공정에서 금속 콘택이 반도체로부터 떨어져 나가는 현상을 방지할 수 있고, 전기적인 특성이 좋음에도 불구하고 접착력이 약해서 사용할 수 없던 금속을 전기적인 콘택 형성을 위한 금속 콘택으로 사용할 수 있다. 그에 따라 자유로운 콘택용 금속의 선택이 가능해지고, 그와 같은 금속을 사용한 소자의 성능 향상 또한 기대할 수 있다.

Claims (2)

  1. 반도체 상에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성함에 있어서,
    상기 반도체 상에 먼저 반도체와 접착력이 좋은 금속층을 부분적으로 형성하고, 그 금속층 위에 전기적인 콘택을 형성하기 위한 금속 콘택을 형성하는 것을 특징으로 하는 반도체/금속 접합방법.
  2. 제 1항에 있어서,
    상기 전기적인 콘택을 형성하기 위한 금속 콘택은 상기 반도체와 접착력이 좋은 금속층의 면적보다 큰 면적을 가지도록 형성되는 것을 특징으로 하는 반도체/금속 접합방법.
KR10-1999-0004826A 1999-02-11 1999-02-11 반도체/금속 접합방법 KR100459889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0004826A KR100459889B1 (ko) 1999-02-11 1999-02-11 반도체/금속 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0004826A KR100459889B1 (ko) 1999-02-11 1999-02-11 반도체/금속 접합방법

Publications (2)

Publication Number Publication Date
KR20000055918A KR20000055918A (ko) 2000-09-15
KR100459889B1 true KR100459889B1 (ko) 2004-12-03

Family

ID=19574119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0004826A KR100459889B1 (ko) 1999-02-11 1999-02-11 반도체/금속 접합방법

Country Status (1)

Country Link
KR (1) KR100459889B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456239A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置
JPH0794548A (ja) * 1993-09-20 1995-04-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR970030521A (ko) * 1995-11-21 1997-06-26 김광호 새로운 패드층을 구비하는 반도체장치
KR980012157A (ko) * 1996-07-29 1998-04-30 김광호 반도체장치의 본딩패드 및 그 제조방법
KR19980042947A (ko) * 1996-11-29 1998-08-17 도다 다다히데 Gan계 화합물 반도체 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456239A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置
JPH0794548A (ja) * 1993-09-20 1995-04-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR970030521A (ko) * 1995-11-21 1997-06-26 김광호 새로운 패드층을 구비하는 반도체장치
KR980012157A (ko) * 1996-07-29 1998-04-30 김광호 반도체장치의 본딩패드 및 그 제조방법
KR19980042947A (ko) * 1996-11-29 1998-08-17 도다 다다히데 Gan계 화합물 반도체 및 이의 제조방법

Also Published As

Publication number Publication date
KR20000055918A (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
EP0688033B1 (fr) Microcontacteur magnétique et son procédé de fabrication
JPH07273118A (ja) 配線、電極の形成方法
KR100274407B1 (ko) 반도체장치 및 그 제조방법
GB2373923A (en) MIM capacitor for microwave ICs
JPH0722435A (ja) 半導体装置およびその製造方法
KR100459889B1 (ko) 반도체/금속 접합방법
WO1996016435A3 (en) Semiconductor device provided with a microcomponent having a fixed and a movable electrode
JPH04246813A (ja) ヒューズ入り固体電解コンデンサ
US5063660A (en) Method for manufacturing preforms coated with hard solder for repairing interconnect interruptions
JP2001035578A (ja) 電子回路装置のテスト用ソケット及びその製造方法
KR20140111050A (ko) 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조
JPS6125221B2 (ko)
JPH11204828A (ja) 発光ダイオードの製造方法
KR20030043986A (ko) 마이크로전자회로의 제조방법 및 마이크로전자회로
JPS60262443A (ja) 多層配線の形成方法
JPH11186423A (ja) ハーメチックシールカバーおよびその製造方法
JP3072361B2 (ja) 超小型薄膜回路保護用電子部品の製造法
US6432747B1 (en) Repair method for broken or missing microcircuit package terminal lead
US4097685A (en) Discrete crossover chips for individual conductor track crossovers in hybrid circuits and method for constructing same
JP2654655B2 (ja) 抵抗器の製造方法
JPH06177311A (ja) 樹脂封止型半導体装置
JPH07130790A (ja) 半導体装置の電極構造
JPH0463434A (ja) 半導体装置
US7135415B2 (en) Insulated structure of a chip array component and fabrication method of the same
CA1212181A (en) Semiconductor structures and manufacturing methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee