KR970029798A - 디램 리프레쉬신호 발생장치 - Google Patents
디램 리프레쉬신호 발생장치 Download PDFInfo
- Publication number
- KR970029798A KR970029798A KR1019950041889A KR19950041889A KR970029798A KR 970029798 A KR970029798 A KR 970029798A KR 1019950041889 A KR1019950041889 A KR 1019950041889A KR 19950041889 A KR19950041889 A KR 19950041889A KR 970029798 A KR970029798 A KR 970029798A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pulse signal
- system clock
- dram
- period
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야, 디램의 리프레쉬모드 동작을 위한 신호를 발생하는 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제, 간단한 구성이 디램 리프레쉬신호 발생장치를 구현한다.
3. 발명의 해결방법은 요지, 본 발명에 따른 디램 리프레쉬신호 발생장치는; 미리 설정된 주기를 가지는 시스템클럭을 카운트하고 상기 시스템클럭이 255개 카운트되는 경우 이를 나타내는 카운트 펄스신호를 발생하는 카운터와, 상기 카운트 펄스신호의 하이레벨구간을 증가시킨 후 상기 카운트 펄스신호의 하강에지에서 제1 펄스신호로서 출력하는 신호레벨구간 증가수단과, 상기 제1 펄스신호를 시스템클럭의 주기만큼 지연시켜 제2 펄스신호로서 출력하는 제1 지연수단과, 상기 제1 펄스신호를 시스템클럭의 주기만큼 지연시켜 디램 리프레쉬신호로서 출력하는 제2 지연수단과, 상기 디램 리프레쉬신호를 이용하여 PAS신호, CAS신호 및 어드레스를 콘트롤함으로써 해당하는 디램의 메모리쎌이 리프레쉬되도록 하는 콘트롤러로 구성한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 디램 리프레쉬신호 발생장치의 구성도.
제3도는 본 발명에 따라 발생되는 디램 리프레쉬신호의 타이밍도.
Claims (8)
- 디램 리프레쉬신호 발생장치에 있어서, 미리 설정된 주기를 가지는 시스템클럭을 카운트하고 상기 시스템클럭이 255개 카운트되는 경우 이를 나타내는 카운트 펄스신호를 발생하는 카운팅 수단과, 상기 카운트 펄스신호의 하이레벨구간을 증가시킨 후 상기 카운트 펄스신호의 하강에지에서 제1 펄스신호로서 출력하는 신호레벨구간 증가수단과, 상기 제1 펄스신호를 상기 시스템클럭의 주기만큼 지연시켜 제2펄스신호로서 출력하는 제1 지연수단과, 상기 제2 펄스신호를 상기 시스템클럭의 주기만큼 지연시켜 디램리프레쉬신호로서 출력하는 제2 지연수단과, 상기 디램 리프레쉬신호를 이용하여 라스신호, 카스신호 및 어드레스를 콘트롤함으로써 해당하는 디램의 메모리쎌이 리프레쉬되도록 하는 콘트롤수단으로 구성함을 특징으로 하는 장치.
- 제1항에 있어서, 상기 카운팅수단은 55.55나노초의 주기를 가지는 시스템클력을 카운트하는 것을 특징으로 하는 장치.
- 제1항 또는 제2항에 있어서, 상기 디램 리프레쉬신호는 14, 16마이크로초의 주기를 가지는 것을 특징으로 하는 장치.
- 디램의 동작모드에 따라 상기 디램의 메모리쎌을 나타내는 라스신호, 카스신호 및 어드레스를 콘트롤하기 위한 디램 리프레쉬신호를 발생장치에 있어서, 미리 설정된 주기를 가지는 시스템클럭을 8비트 카운트하는 카운팅수단과, 상기 카운팅수단의 출력의 하이레벨구간을 확장시켜 펄스신호로서 출력하는 신호레벨구간 확장수단과, 상기 펄스신호를 살기 시스템클럭의 소정 주기만큼 지연시켜 디램 리프레쉬신호로서 출력하는 지연수단과, 상기 디램 리프레쉬신호를 이용하여 상기 라스신호, 상기 카스신호 및 상기 어드레스를 콘트롤함으로써 상기 디램의 해당하는 메모리쎌을 리프레쉬시키는 콘트롤수단과, 디램의 노말모드동작시에 상기 디램 리프레쉬신호의 출력동작을 차단키는 신호출력 차단수단으로 구성함을 특징으로 하는 장치.
- 제4항에 있어서, 상기 카운팅수단은 55.55나초우의 주기를 가지는 시스템클럭을 카운트하는 것을 특징으로 하는 장치.
- 제4항에 있어서, 상기 신호레벨구간 확장수단은 상기 카운팅수단의 출력의 하이레벨구간을 2배 확장시키는 것을 특징으로 하는 장치.
- 제4항에 있어서, 상기 지연수단은 상기 펄스신호를 상기 시스템클럭의 2주기만큼 지연시켜 상기 디램 리프레쉬신호로서 출력하는 것을 특징으로 하는 장치.
- 제4항에 내지 제7항중의 어느 한 항에 있어서, 상기 디램 리프레쉬신호는 14, 16마이크로초의 주기를 가지는 것을 특징으로 하는 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041889A KR100246787B1 (ko) | 1995-11-17 | 1995-11-17 | 디램 리프레쉬신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041889A KR100246787B1 (ko) | 1995-11-17 | 1995-11-17 | 디램 리프레쉬신호 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029798A true KR970029798A (ko) | 1997-06-26 |
| KR100246787B1 KR100246787B1 (ko) | 2000-03-15 |
Family
ID=19434459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950041889A KR100246787B1 (ko) | 1995-11-17 | 1995-11-17 | 디램 리프레쉬신호 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100246787B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487485B1 (ko) * | 1997-06-24 | 2005-07-29 | 삼성전자주식회사 | 리프래시모드를갖는반도체메모리장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3708801B2 (ja) * | 2000-06-16 | 2005-10-19 | 松下電器産業株式会社 | 半導体記憶装置 |
-
1995
- 1995-11-17 KR KR1019950041889A patent/KR100246787B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487485B1 (ko) * | 1997-06-24 | 2005-07-29 | 삼성전자주식회사 | 리프래시모드를갖는반도체메모리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100246787B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100776737B1 (ko) | 반도체 메모리의 액티브 싸이클 제어장치 및 방법 | |
| KR900002306A (ko) | 리프레쉬 제어회로 | |
| KR940001163A (ko) | 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 | |
| IT1263856B (it) | Dispositivo di memoria a semiconduttori di tipo dinamico atto a operare in un modo ad auto-rinfresco | |
| KR960025733A (ko) | 디램(dram) 리프레쉬 회로 | |
| JP2000322886A (ja) | 半導体記憶装置 | |
| KR970016970A (ko) | 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법 | |
| KR970051176A (ko) | 셀프 리프레쉬 주기를 조정할 수 있는 반도체 메모리 장치 | |
| KR960024984A (ko) | 동기식 메모리장치의 데이타신호 분배회로 | |
| JP2004005933A (ja) | 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法 | |
| KR970029798A (ko) | 디램 리프레쉬신호 발생장치 | |
| KR19980030999A (ko) | 동기식 메모리장치의 내부 클락 발생기 | |
| US5579271A (en) | Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals | |
| KR100816718B1 (ko) | 동기식 반도체 메모리 소자 | |
| KR100557975B1 (ko) | 메모리의 자동 리프레쉬 회로_ | |
| KR960015914A (ko) | 반도체 기억소자 | |
| KR100286767B1 (ko) | 디램의 자동 리프레시 회로 | |
| KR100421904B1 (ko) | 반도체 소자의 리프래쉬 회로 | |
| KR20060062429A (ko) | 동기식 메모리 장치의 데이타 출력 시점 조절 방법 | |
| KR930004945B1 (ko) | 디램 제어기 | |
| KR19980037820A (ko) | 반도체 메모리 장치 | |
| KR970051226A (ko) | 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로 | |
| KR100201938B1 (ko) | 반도체 메모리 장치의 리프레시 회로 | |
| KR960001110B1 (ko) | 다이나믹 램(dram) 리프레쉬 시스템 | |
| KR100518508B1 (ko) | 반도체메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |