KR100286767B1 - 디램의 자동 리프레시 회로 - Google Patents
디램의 자동 리프레시 회로 Download PDFInfo
- Publication number
- KR100286767B1 KR100286767B1 KR1019980023350A KR19980023350A KR100286767B1 KR 100286767 B1 KR100286767 B1 KR 100286767B1 KR 1019980023350 A KR1019980023350 A KR 1019980023350A KR 19980023350 A KR19980023350 A KR 19980023350A KR 100286767 B1 KR100286767 B1 KR 100286767B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- refresh
- automatic refresh
- inverter
- automatic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 외부 메모리 콘트롤러가 별도의 리프레시신호를 발생하지 않고도, 내부에서 리프레시 신호를 발생하여 종래의 리프레시 모드를 이용하여 자동으로 리프레시를 수행할 수 있는 디램의 자동 리프레시 회로를 제공한다.
본 발명에 따른 디램의 자동 리프레시 회로는, 메모리 콘트롤러로부터 발생된 카스바 및 라스바 신호로부터 데이터 보유시간 후 자동리프레시신호를 발생하는 자동리프레시신호 발생부와, 자동리프레시신호 발생부로부터 입력되는 자동리프레시신호와 발진기로부터 입력되는 발진신호로부터 데이터 보유시간 후 리프레시 수행을 위한 카스동기신호 및 라스동기신호를 발생하는 어드레스동기신호 발생부를 포함한다.
Description
본 발명은 디램의 리프레시 회로에 관한 것으로, 특히 내부에서 어드레스동기신호를 발생하여 자동으로 리프레시를 수행할 수 있는 디램의 자동 리프레시 회로에 관한 것이다.
일반적으로, 디램은 긴 주기시간 동안 아이들(idle)한 상태로 있으면 그들의 데이터를 손실하게 된다. 이러한 원치않는 데이터의 손실을 방지하기 위하여, 디램에서는 주기적으로 리프레시(refresh)가 요구되고, 디램에서의 리프레시 동작은 각 로우(row)에서 수행된다. 또한, 디램의 리프레시 모드로는 라스온니(RAS-only) 리프레시, 라스 비포(CAS-before-RAS ; CBR) 리프레시, 및 셀프(self) 리프레시 모드가 있다. 이러한 모드는 디램을 콘트롤하는 메모리 콘트롤러가 리프레시를 위한 별도의 신호를 발생하여 디램의 리프레시 동작을 수행하는 명령체계로 되어 있다.
상기한 바와 같이 종래에는 디램의 리프레시를 위하여 메모리 콘트롤러가 리프레시를 위한 별도의 신호를 발생해야만 하는 문제가 있다.
본 발명의 목적은 외부 메모리 콘트롤러가 별도의 리프레시신호를 발생하지 않고도, 내부에서 리프레시 신호를 발생하여 종래의 리프레시 모드를 이용하여 자동으로 리프레시를 수행할 수 있는 디램의 자동 리프레시 회로를 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 디램의 자동 리프레시 회로를 나타낸 도면.
도 2a 내지 도 2g는 도 1에 도시된 회로에서 발생되는 동작파형을 나타낸 타이밍도.
〔도면의 주요 부분에 대한 부호의 설명〕
100 : 자동리프레시신호 발생부 200 : 어드레스동기신호 발생부
110, 220 : 제 1 및 제 2 딜레이부 210 : 래치회로
NAND1∼NAND3 : 제 1 내지 제 3 낸드게이트
INV1∼INV4 : 제 1 내지 제 4 인버터
/RAS : 라스바 신호 /CAS : 카스바 신호
AREF : 자동리프레시신호 /AREFIN : 어드레스동기신호
CAS1 : 카스동기신호 RAS1 : 라스동기신호
Tn : 데이터 보유시간 tCSR : 오프셋 시간
상기 목적을 달성하기 위한 본 발명에 따른 디램의 자동 리프레시 회로는, 메모리 콘트롤러로부터 발생된 카스바 및 라스바 신호로부터 데이터 보유시간 후 자동리프레시신호를 발생하는 자동리프레시신호 발생부와, 자동리프레시신호 발생부로부터 입력되는 자동리프레시신호와 발진기로부터 입력되는 발진신호로부터 데이터 보유시간 후 리프레시 수행을 위한 카스동기신호 및 라스동기신호를 발생하는 어드레스동기신호 발생부를 포함한다.
본 실시예에서, 자동리프레시신호 발생부는 라스바 및 카스바 신호를 논리곱하여 출력하는 낸드게이트와, 낸드게이트의 출력신호를 데이터 보유시간동안 지연하는 딜레이부와, 딜레이부에 의해 지연된 신호를 반전하는 인버터를 포함한다. 어드레스동기신호 발생부는 자동리프레시신호 발생부로부터 입력되는 자동리프레시신호를 반전하는 제 1 인버터와, 제 1 인버터로부터 입력되는 신호와 발진신호를 받아서 래치하는 래치회로와, 래치회로로부터 입력되는 신호를 반전하는 제 2 인버터와, 제 2 인버터로부터 입력되는 신호를 다시 반전하는 제 3 인버터와, 제 3 인버터로부터 입력되는 신호를 지연하는 소정의 시간동안 지연하는 딜레이부를 포함한다. 또한, 딜레이부는 제 3 인버터로부터 입력되는 신호를 카스동기신호와 라스동기신호를 오프셋하기 위한 오프셋시간 동안 지연한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 실시예에 따른 디램의 자동 리프레시 회로를 나타낸 도면이고, 도 2a 내지 도 2g는 도 1에 도시된 회로에서 발생되는 동작파형을 나타낸 타이밍도이다.
도 2를 참조하면, 본 발명에 따른 디램의 자동 리프레시 회로는, 외부의 메모리 콘트롤러(미도시)로부터 발생되는 로우 및 칼럼 어드레스 신호인 라스바(/RAS) 및 카스바(/CAS) 신호로부터 자동리프레시신호(AREF)를 발생하기 위한 자동리프레시신호 발생부(100)와, 자동리프레시신호 발생부(100)로부터 입력되는 자동리프레시 신호(AREF)와 발진기(oscillator; 미도시)로부터 입력되는 발진신호(OS)로부터 리프레시를 위한 카스동기신호(CAS1) 및 라스동기신호(RAS)를 출력하는 어드레스동기신호 발생부(200)를 포함한다.
자동리프레시신호 발생부(100)는 라스바(/RAS) 및 카스바(/CAS) 신호를 논리곱하하여 출력하는 제 1 낸드게이트(NAND1)와, 제 1 낸드게이트(NAND1)의 출력신호를 데이터 보유시간(Tn ; Data Retention Time)동안 지연하는 제 1 딜레이부(110)와, 제 1 딜레이부(110)에 의해 지연된 신호를 반전하여 자동리프레시신호로서 출력하는 제 1 인버터(INV1)를 포함한다.
어드레스동기신호 발생부(200)는 자동리프레시신호 발생부(100)로부터 입력되는 자동리프레시신호(AREF)를 반전하여 출력하는 제 2 인버터(INV2)와, 제 2 인버터(INV2)로부터 입력되는 신호와 발진기로부터 입력되는 발진신호(OS)를 받아서 래치하기 위한 래치회로(210)와, 플립플롭(FF)으로 입력되는 신호를 반전하는 제 3 인버터(INV3)와, 제 3 인버터(INV4)로부터 입력되는 신호를 다시 반전하여 자동리프레시를 위한 어드레스동기신호(/AREFIN)를 출력하는 제 4 인버터(INV4), 및 제 4 인버터(INV4)로부터 입력되는 어드레스동기신호(/AREFIN)를 소정의 오프셋 시간(tCSR)동안 지연한 후 카스동기신호(CAS1) 및 라스동기신호(RAS1)로서 각각 출력하는 제 2 딜레이부(220)를 포함한다. 여기서, 래치회로(210)는 제 2 및 제 3 낸드게이트(NAND2, NAND3)로 구성되고, 오프셋시간(tCSR)은 카스 비포 라스 모드 진입을 위한 카스동기신호(CAS1)와 라스동기신호(RAS1)의 오프셋을 위하여 요구되는 시간이다.
상기한 디램의 자동 리프레시 회로의 동작을 도 2a 내지 도 2g에 도시된 타이밍도를 참조하여 설명한다.
먼저, 자동리프레시신호 발생부(100)에서, 도 2a 및 도 2b에 도시된 바와 같은, 라스바(/RAS) 및 카스바(/CAS) 제 1 낸드게이트(NAND1)로 입력되면 로우신호 (LOW)가 출력되고, 제 1 딜레이부(110)에 의해 소정시간(Tn) 동안 지연된 후, 제 1 인버터(INV1)에 의해 반전되어 하이신호(HIGH)가 출력된다. 이에 따라, 도 2d에 도시된 바와 같이, 데이터 보유시간(Tn) 동안 로우상태로 지연된 후 하이상태를 유지하는 자동리프레시신호(AREF)가 발생된다.
그런 다음, 어드레스동기신호 발생부(200)에서, 제 2 인버터(INV2)에 의해 자동리프레시신호(AREF)가 반전되고, 반전된 자동리프레시신호(AREF)와, 도 2c에 도시된 바와 같은 주기적인 펄스신호의 발진신호(OS)가 래치회로(210)에 입력되어 래치된 후, 제 3 및 제 4 인버터(INV3, INV4)에 의해 지연된다. 이에 따라, 도 2e에 도시된 바와 같이, 발진신호(OS)의 상승에지(rising edge)에 자동리프레시신호(AREF)가 발생된다. 그런 다음, 제 2 딜레이부(220)에 의해 자동리프레시신호(AREF)가 오프셋시간(tCSR)동안 지연된 후, 도 2f 및 도 2g에 도시된 바와 같이, 카스동기신호(CAS1) 및 라스동기신호(RAS1)가 각각 출력된다.
이후, 도시되지는 않았지만, 카스 비포 라스 모드의 디램의 리프레시가, 카스동기신호(CAS1) 및 라스동기신호(RAS1)에 수행된다.
상기한 본 발명에 의하면, 메모리 콘트롤러로부터 입력되는 카스 및 라스 신호의 어드레스 신호로부터, 데이터 보유시간 이후 리프레시를 위한 이들의 동기신호를 디램의 내부에서 발생함에 따라, 메모리 콘트롤러가 별도의 리프레시 신호를 발생할 필요가 없이, 자동으로 디램 내부에서 리프레시가 수행될 수 있는 효과가 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (4)
- 메모리 콘트롤러로부터 발생된 카스바 및 라스바 신호로부터 데이터 보유시간 후 자동리프레시신호를 발생하는 자동리프레시신호 발생부와,상기 자동리프레시신호 발생부로부터 입력되는 자동리프레시 신호와 발진기로부터 입력되는 발진신호로부터 상기 데이터 보유시간 후 리프레시 수행을 위한 카스동기신호 및 라스동기신호를 발생하는 어드레스동기신호 발생부를 포함하는 것을 특징으로 하는 디램의 자동 리프레시 회로.
- 제 1 항에 있어서, 상기 자동리프레시신호 발생부는 상기 라스바 및 카스바 신호를 논리곱하여 출력하는 낸드게이트와,상기 낸드게이트의 출력신호를 상기 데이터 보유시간동안 지연하는 딜레이부와,상기 딜레이부에 의해 지연된 신호를 반전하는 인버터를 포함하는 것을 특징으로 한다.
- 제 1 항에 있어서, 상기 어드레스동기신호 발생부는 상기 자동리프레시신호 발생부로부터 입력되는 자동리프레시신호를 반전하는 제 1 인버터와,상기 제 1 인버터로부터 입력되는 신호와 상기 발진신호를 받아서 래치하는 래치회로와,상기 래치회로로부터 입력되는 신호를 반전하는 제 2 인버터와,상기 제 2 인버터로부터 입력되는 신호를 다시 반전하는 제 3 인버터와,상기 제 3 인버터로부터 입력되는 신호를 지연하는 소정의 시간동안 지연하는 딜레이부를 포함하는 것을 특징으로 하는 디램의 자동 리프레시 회로.
- 제 3 항에 있어서, 상기 딜레이부는 상기 제 3 인버터로부터 입력되는 신호를 카스동기신호와 라스동기신호를 오프셋하기 위한 오프셋시간 동안 지연하는 것을 특징으로 하는 디램의 자동 리프레시 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023350A KR100286767B1 (ko) | 1998-06-22 | 1998-06-22 | 디램의 자동 리프레시 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980023350A KR100286767B1 (ko) | 1998-06-22 | 1998-06-22 | 디램의 자동 리프레시 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002527A KR20000002527A (ko) | 2000-01-15 |
| KR100286767B1 true KR100286767B1 (ko) | 2001-04-16 |
Family
ID=19540217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980023350A KR100286767B1 (ko) | 1998-06-22 | 1998-06-22 | 디램의 자동 리프레시 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100286767B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640577B1 (ko) * | 2001-03-20 | 2006-10-31 | 삼성전자주식회사 | 반도체 메모리 장치의 리후레쉬 제어회로 |
-
1998
- 1998-06-22 KR KR1019980023350A patent/KR100286767B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000002527A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482365B1 (ko) | 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법 | |
| US5583818A (en) | Self-refresh method and refresh control circuit of a semiconductor memory device | |
| KR100377840B1 (ko) | 반도체 기억 장치 | |
| KR100499623B1 (ko) | 내부 명령신호 발생장치 및 그 방법 | |
| US6185150B1 (en) | Clock-synchronous system | |
| KR100286767B1 (ko) | 디램의 자동 리프레시 회로 | |
| US5905392A (en) | Auto-refresh control circuit for semiconductor device | |
| KR100480553B1 (ko) | 디램장치의리프레쉬제어방법 | |
| US6122214A (en) | Semiconductor memory | |
| KR20000043183A (ko) | 동기식 메모리의 데이타 액세스장치 | |
| KR100246787B1 (ko) | 디램 리프레쉬신호 발생장치 | |
| KR19980058373A (ko) | 반도체 메모리소자의 자동리프레쉬회로 | |
| KR100421904B1 (ko) | 반도체 소자의 리프래쉬 회로 | |
| KR100616493B1 (ko) | 디디알 에스디램의 입력버퍼 제어 방법 및 장치 | |
| KR930004945B1 (ko) | 디램 제어기 | |
| KR20030033511A (ko) | 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법 | |
| US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
| KR0183813B1 (ko) | 디알에이엠 리프레쉬 제어기 | |
| KR100429861B1 (ko) | 온 스크린 디스플레이 시스템의 정적 메모리를 위한 프리 차지 신호 발생장치 | |
| KR100384057B1 (ko) | 어드레스 스큐 프리회로를 가지는 반도체 메모리 장치 | |
| US20030053365A1 (en) | Apparatus and method for inputting address signals in semiconductor memory device | |
| KR100348220B1 (ko) | 리프레쉬장치 | |
| KR100518508B1 (ko) | 반도체메모리장치 | |
| KR100211071B1 (ko) | 메모리 소자의 라이트 신호 제어 회로 | |
| KR0172359B1 (ko) | 반도체 메모리 장치의 고속 데이타 액세스 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |