KR970023854A - 반도체 장치의 배선 형성 방법 - Google Patents
반도체 장치의 배선 형성 방법 Download PDFInfo
- Publication number
- KR970023854A KR970023854A KR1019950036445A KR19950036445A KR970023854A KR 970023854 A KR970023854 A KR 970023854A KR 1019950036445 A KR1019950036445 A KR 1019950036445A KR 19950036445 A KR19950036445 A KR 19950036445A KR 970023854 A KR970023854 A KR 970023854A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- forming
- conductive layer
- interlayer insulating
- oxide film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
상감 방법을 이용한 배선 형성 과정에서 이상 부위가 발생하는 것을 방지하는 배선 형성 방법에 관하여 개시한다.
본 발명은 낮은 두께의 라인 패턴을 가지는 포토레지스트 패턴을 먼저 형성한 후에 플라즈마 산화막을 증착하고, 접속창 패턴을 가지는 높은 두께의 포토레지스트 패턴을 형성하여 이를 마스크로 층간 절연막을 건식 식각함으로써 접촉창을 형성하는 공정과 개구부에 의해서 라인 패턴을 형성하는 공정을 별도로 진행되어 종래의 경우와 같이 정렬 오차에 의하여 이상 부위가 발생하는 문제를 완전히 제거하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제9도는 본 발명의 이중 상감 방법에 의하여 비트 라인 배선을 형성하는 단계를 순서대로 보여주는 단면도들이다.
Claims (2)
- 반도체 기판에 하부 도전층을 형성하는 단계 ; 상기 하부 도전층을 포함하는 반도체 기판의 전면에 평탄화된 층간 절연막을 형성하는 단계 ; 상기 층간 절연막 위에 제1 포토레지스트 패턴을 형성하는 단계 ; 상기 제1 포토레지스트 패턴 위에 산화막을 형성하는 단계 ; 상기 산화막 위에 제2 포토레지스트 패턴을 형성하는 단계 ; 상기 제2 포토레지스트 패턴을 마스크로 상기 산화막 · 상기 제1포토레지스트 패턴 및 상기 층간 절연막을 식각하여 접촉창을 형성하는 단계 ; 상기 제2포토레지스트 및 상기 산화막을 제거하는 단계 ; 상기 제1 포토레지스트 패턴을 마스크로 상기 층간 절연막을 일부분 식각하여 개구부를 형성하는 단계 ; 상기 제1 포토레지스트 패턴을 제거하는 단계 ; 상기 접촉창을 통하여 상기 하부 도전층에 접촉하도록 상부 도전층을 상기 층간 절연막 위에 증착하는 단계 ; 및 상기 상부 도전층을 평탄화시켜 상부 도전층 패턴은 형성하는 단계를 구비하는 것을 특징으로 하는 배선 형성 방법.
- 제1항에 있어서, 상기 제2포토레지스트 패턴의 두께는 상기 제1포토레지스트 패턴의 두께보다 두꺼운 것을 특징으로 하는 배선 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036445A KR970023854A (ko) | 1995-10-20 | 1995-10-20 | 반도체 장치의 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036445A KR970023854A (ko) | 1995-10-20 | 1995-10-20 | 반도체 장치의 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970023854A true KR970023854A (ko) | 1997-05-30 |
Family
ID=66584442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036445A KR970023854A (ko) | 1995-10-20 | 1995-10-20 | 반도체 장치의 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970023854A (ko) |
-
1995
- 1995-10-20 KR KR1019950036445A patent/KR970023854A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593659B2 (en) | Dual damascene structure with carbon containing SiO2 dielectric layers | |
| JP2661652B2 (ja) | 通気性耐エッチング層を有する集積回路装置及び製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US4601939A (en) | Composite insulator structure | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| KR970023854A (ko) | 반도체 장치의 배선 형성 방법 | |
| US6306771B1 (en) | Process for preventing the formation of ring defects | |
| KR20040005481A (ko) | 듀얼 다마신 오버레이 마크 형성 방법 | |
| KR20020056637A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR19990062003A (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR20010004188A (ko) | 반도체소자의 듀얼대머선 형성방법 | |
| KR960035969A (ko) | 금속 배선층 형성 방법 | |
| KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
| KR20050032305A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR960002644A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020056008A (ko) | 반도체 소자의 듀얼 다마신 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |