KR970023414A - 메모리의 센스 증폭회로 - Google Patents
메모리의 센스 증폭회로 Download PDFInfo
- Publication number
- KR970023414A KR970023414A KR1019950035980A KR19950035980A KR970023414A KR 970023414 A KR970023414 A KR 970023414A KR 1019950035980 A KR1019950035980 A KR 1019950035980A KR 19950035980 A KR19950035980 A KR 19950035980A KR 970023414 A KR970023414 A KR 970023414A
- Authority
- KR
- South Korea
- Prior art keywords
- cell array
- sense amplifier
- ground
- enabled
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Amplifiers (AREA)
Abstract
본 발명의 목적은 각 셀 어레이 블럭을 구성하는 각각의 컬럼 센스 증폭기의 접지단자에 하나의 스위칭 소자를 연결시켜 컬럼 선택신호가 인에이블되고, 워드라인이 디데이블된 컬럼 센스 증폭기에서 발생되는 그라운드 전압의 불안정화 즉, 그라운드 바운싱(ground bouncing) 및 전력 소비를 개선한 메모리의 센스 증폭회로에 관한 것으로, 이와 같은 본 발명의 목적을 달성하기 위한 수단은 제1 내지 제n셀 어레이 블럭과, 워드라인이 인에이블될 때 동시에 인에이블되는 스위칭 신호에 의해 스위칭되어 상기 제1 내지 제n셀 어레이 블럭의 그라운드 전압을 안정화시키고, 제1 내지 제n셀 어레이 블럭의 그라운드 전류를 각각 조절하는 제1 내지 제n스위칭회로로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 메모리의 센스 증폭회로의 블럭 구성도,
제5도는 제4도의 컬럼 센스 증폭기의 상세 회로도.
Claims (5)
- 제1 내지 제n셀 어레이 블럭과, 워드라인이 인에이블될 때 동시에 인에이블되는 스위칭 신호에 의해 스위칭되어 상기 제1 내지 제n셀 어레이 블럭의 그라운드 전압을 안정화시키고, 제1 내지 제n셀 어레이 블럭의 그라운드 전류를 각각 조절하는 제1 내지 제n스위칭회로를 포함하여 구성되는 것을 특징으로 하는 메모리의 센스 증폭회로.
- 제1항에 있어서, 상기 제1 내지 제n스위칭회로는 각각 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 메모리의 센스 증폭회로.
- 제1항에 있어서, 상기 제1 내지 제n스위칭회로는 각각 피모스 트랜지스터로 구성되는 것을 특징으로 하는 메모리의 센스 증폭회로.
- 제1항에 있어서, 제1 내지 제n셀 어레이 블럭과 제1 내지 제n스위칭회로의 사이에 각 그라운드 전압 안정화회로를 더 포함하여 구성되는 것을 특징으로 하는 메모리의 센스 증폭회로.
- 제4항에 있어서, 상기 그라운드 전압 안정화회로는 병렬 연결된 저항 및 콘덴서가 복수 개로 구성되는 것을 특징으로 하는 메모리의 센스 증폭회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035980A KR0157904B1 (ko) | 1995-10-18 | 1995-10-18 | 메모리의 센스 증폭회로 |
US08/581,788 US5793689A (en) | 1995-10-18 | 1996-01-02 | Sense amplifier for memory |
JP8000813A JPH09128980A (ja) | 1995-10-18 | 1996-01-08 | メモリのセンス増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035980A KR0157904B1 (ko) | 1995-10-18 | 1995-10-18 | 메모리의 센스 증폭회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970023414A true KR970023414A (ko) | 1997-05-30 |
KR0157904B1 KR0157904B1 (ko) | 1999-02-01 |
Family
ID=19430545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035980A KR0157904B1 (ko) | 1995-10-18 | 1995-10-18 | 메모리의 센스 증폭회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5793689A (ko) |
JP (1) | JPH09128980A (ko) |
KR (1) | KR0157904B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166977A (en) * | 1998-03-20 | 2000-12-26 | Texas Instruments Incorporated | Address controlled sense amplifier overdrive timing for semiconductor memory device |
US6052323A (en) * | 1998-07-22 | 2000-04-18 | Texas Instruments Incorporated | Memory circuit including reduced area sense amplifier circuitry |
KR100403612B1 (ko) * | 2000-11-08 | 2003-11-01 | 삼성전자주식회사 | 비트라인 프리차아지 시간(tRP)을 개선하는 메모리 셀어레이 구조를 갖는 반도체 메모리 장치 및 그 개선 방법 |
JPWO2004042821A1 (ja) * | 2002-11-08 | 2006-03-09 | 株式会社日立製作所 | 半導体記憶装置 |
US7292481B2 (en) * | 2003-09-04 | 2007-11-06 | Nec Corporation | Semiconductor storage device |
US20130328851A1 (en) * | 2012-06-08 | 2013-12-12 | Apple Inc. | Ground noise propagation reduction for an electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0789437B2 (ja) * | 1985-01-23 | 1995-09-27 | 株式会社日立製作所 | 半導体記憶装置 |
JP2523925B2 (ja) * | 1990-03-29 | 1996-08-14 | 株式会社東芝 | 半導体記憶装置 |
JP2685357B2 (ja) * | 1990-12-14 | 1997-12-03 | 株式会社東芝 | 半導体記憶装置 |
JP2663838B2 (ja) * | 1993-07-27 | 1997-10-15 | 日本電気株式会社 | 半導体集積回路装置 |
KR0139496B1 (ko) * | 1994-06-21 | 1998-06-01 | 윤종용 | 반도체 메모리장치의 비트라인 감지증폭기 |
-
1995
- 1995-10-18 KR KR1019950035980A patent/KR0157904B1/ko not_active IP Right Cessation
-
1996
- 1996-01-02 US US08/581,788 patent/US5793689A/en not_active Expired - Lifetime
- 1996-01-08 JP JP8000813A patent/JPH09128980A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5793689A (en) | 1998-08-11 |
JPH09128980A (ja) | 1997-05-16 |
KR0157904B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960002824A (ko) | 계층적 전원구조를 갖는 반도체집적회로장치 | |
KR950030360A (ko) | 반도체 기억장치 | |
JP2000306382A5 (ko) | ||
KR930024162A (ko) | 반도체 기억 장치 | |
KR870000703A (ko) | 반도체 메모리 | |
KR900019038A (ko) | 다이나믹형 랜덤억세스메모리 | |
KR910020735A (ko) | 반도체 기억장치 | |
KR960015585A (ko) | 감도 증폭기 | |
KR850002637A (ko) | 반도체 기억장치 | |
KR920000177A (ko) | 반도체 집적회로장치 | |
KR960027258A (ko) | 차동 증폭 회로, cmos 인버터, 펄스폭 변조용 복조 회로 및 샘플링 회로 | |
KR890005992A (ko) | 상보신호 출력회로 | |
KR950020034A (ko) | 안정화 전원회로 | |
KR940008227A (ko) | 개량된 증폭기 회로와 그것을 사용하는 반도체 기억장치 | |
KR970023414A (ko) | 메모리의 센스 증폭회로 | |
KR960038997A (ko) | 반도체 메모리장치의 전류센스앰프회로 | |
KR920010645A (ko) | 전기적 특성이 향상된 메모리 회로 | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
US6201433B1 (en) | Semiconductor memory device having constant voltage circuit | |
KR850003046A (ko) | 다이나믹 메모리(dynamic memory) | |
KR850003045A (ko) | 라인 절환 회로 및 그를 사용한 반도체 메모리 | |
KR950010063A (ko) | 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자 | |
JPH06500886A (ja) | 基準電圧発生器 | |
KR900010776A (ko) | 메모리를 내장한 집적 회로 | |
KR960026783A (ko) | 반도체 집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |