KR970022676A - 정보 처리 시스템 - Google Patents

정보 처리 시스템 Download PDF

Info

Publication number
KR970022676A
KR970022676A KR1019960039229A KR19960039229A KR970022676A KR 970022676 A KR970022676 A KR 970022676A KR 1019960039229 A KR1019960039229 A KR 1019960039229A KR 19960039229 A KR19960039229 A KR 19960039229A KR 970022676 A KR970022676 A KR 970022676A
Authority
KR
South Korea
Prior art keywords
cpu
power saving
saving mode
operation clock
until
Prior art date
Application number
KR1019960039229A
Other languages
English (en)
Other versions
KR100204615B1 (ko
Inventor
신지 마쯔시마
세이이찌 가와노
마사요시 나까노
다까시 이누이
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR970022676A publication Critical patent/KR970022676A/ko
Application granted granted Critical
Publication of KR100204615B1 publication Critical patent/KR100204615B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices

Abstract

본 발명은 주변기기 사이에서 비동기 통신을 행하는 동안만이라도, 적절한 타이밍으로 CPU의 동작 주파수를 저하 또는 완전 정지시킬 수 있는 우수한 정보 처리 시스템을 제공한다.
본 발명은 이를 위해 (a) 비교적 고속의 동작 클럭으로 구동하는 통상모드 및 동작 클럭을 저하 또는 정지시킨 절전모드와 각 동작모드를 갖는 CPU, (b) 1 이상의 주변기기, (c) 상기 CPU와 상기 주변기기 사이에서 통신하기 위한 버스, (d) 상기 CPU와 상기 주변기기 사이에서 행해지는 소정의 트랜잭션의 종료를 검지하기 위한 종료 검지 수단, (e) 소정의 트랜잭션의 종료로부터 소정 시간이 경과할 때까지를 시간 측정하기 위한 시간 측정 수단, 및 (f) 상기 시간 측정 수단이 시간 측정을 종료할 때까지는 상기 CPU를 절전모드로 하기위한 절전제어 수단을 포함하는 것을 특징으로 하는 정보 처리 시스템이다.

Description

정보 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시에 제공되는 퍼스널 컴퓨터(PC)(100)의 하드웨어 구성을 도시한 도면.
제2도는 본 발명의 실시에 제공되는 PC(100) 상에서 실행가능한 소프트웨어의 계층적 구성을 개략적으로 도시한 도면.
제3도는 본 발명의 실시에 제공되는 전력 관리 LSI의 내부 구성을 도시한 도면.

Claims (2)

  1. (a) 비교적 고속인 동작 클럭으로 구동하는 통상모드 및 동작 클럭을 저하 또는 정지시킨 절전모드의 각 동작모드를 갖는 CPU ; (b) 1 이상의 주변기기 ; (c) 상기 CPU와 상기 주변기기 사이에서 통신하기 위한 버스 ; (d) 상기 CPU와 상기 주변기기 사이에서 행해지는 소정의 트랜잭션의 종료를 검지하기 위한 종료 검지 수단 ; (e) 소정의 트랜잭션의 종료로부터 소정 시간이 경과할 때가지의 시간을 측정하기 위한 시간 측정 수단 ; 및 (f) 사익 시간 측정 수단이 측정을 종료할 때까지의 동안은 상기 CPU를 절전모드로 하기 위한 절전 모드 제어 수단을 포함하는 것을 특징으로 하는 정보 처리 시스템.
  2. (a) 비교적 고속인 동작 클럭으로 구동하는 통상모드 및 동작 클럭을 저하 또는 정지시킨 절전모드의 각 동작모드를 갖는 CPU ; (b) 하드 디스크 드라이브를 포함하는 1 이상의 주변기기 ; (c) 상기 CPU와 상기 주변기기 사이에서 통신하기 위한 버스 ; (d) 상기 CPU와 상기 하드 디스크 드라이브 사이에서 1섹터분의 데이터 전송이 종료한 것을 검지하기 위한 종료 검지 수단 ; (e) 1 섹터분의 데이터 전송의 종료로부터 소정 시간이 경과할 때까지의 시간을 측정하기 위한 시간 측정 수단 ; 및 (f) 상기 시간 측정 수단이 측정을 종료할 때까지의 동안은 상기 CPU를 절전모드로 하기 위한 절전 제어 수단을 포함하는 것을 특징으로 하는 정보 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960039229A 1995-10-26 1996-09-11 정보 처리 시스템 KR100204615B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-278961 1995-10-26
JP7278961A JP2886491B2 (ja) 1995-10-26 1995-10-26 情報処理システム

Publications (2)

Publication Number Publication Date
KR970022676A true KR970022676A (ko) 1997-05-30
KR100204615B1 KR100204615B1 (ko) 1999-06-15

Family

ID=17604484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039229A KR100204615B1 (ko) 1995-10-26 1996-09-11 정보 처리 시스템

Country Status (5)

Country Link
US (1) US5875120A (ko)
EP (1) EP0770952B1 (ko)
JP (1) JP2886491B2 (ko)
KR (1) KR100204615B1 (ko)
DE (1) DE69631012T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703388C1 (de) * 1997-01-30 1998-07-23 Ibm Verfahren und Vorrichtung zur Steuerung eines elektronischen Systems zum Zwecke der Energieeinsparung
JP3689549B2 (ja) * 1997-02-17 2005-08-31 キヤノン株式会社 情報処理装置及びその状態管理方法
US6441854B2 (en) * 1997-02-20 2002-08-27 Eastman Kodak Company Electronic camera with quick review of last captured image
US6195437B1 (en) * 1997-09-30 2001-02-27 Compaq Computer Corporation Method and apparatus for independent gain control of a microphone and speaker for a speakerphone mode and a non-speakerphone audio mode of a computer system
JPH11143573A (ja) 1997-11-10 1999-05-28 Fujitsu Ltd クロック供給方法及び情報処理装置
US6049882A (en) * 1997-12-23 2000-04-11 Lg Semicon Co., Ltd. Apparatus and method for reducing power consumption in a self-timed system
DE19803663B4 (de) * 1998-01-30 2004-09-16 Siemens Ag Verfahren zum energiesparenden Betreiben eines Steuergeräts
US6304978B1 (en) * 1998-11-24 2001-10-16 Intel Corporation Method and apparatus for control of the rate of change of current consumption of an electronic component
JP4325817B2 (ja) * 1999-04-05 2009-09-02 株式会社日立製作所 ディスクアレイ装置
JP2001312336A (ja) * 2000-04-28 2001-11-09 Toshiba Corp 無線通信機能を備えた情報処理装置及び周辺機器の省電力方法
US6694442B2 (en) * 2000-12-18 2004-02-17 Asustek Computer Inc. Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
JP3495342B2 (ja) 2001-04-26 2004-02-09 Ｎｅｃマイクロシステム株式会社 クロック分配回路
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
US20030063071A1 (en) * 2001-09-28 2003-04-03 Wyatt David A. Method and apparatus for signaling user initiated hot-key switch control
CN1327344C (zh) * 2003-08-19 2007-07-18 英特尔公司 无交流电源时保存和恢复工作状态的基本输入/输出系统
US8250406B2 (en) * 2003-08-19 2012-08-21 Intel Corporation Operational state preservation in the absence of AC power
US7254744B2 (en) * 2003-08-19 2007-08-07 Intel Corporation BIOS for saving and restoring operational state in the absence of AC power
JP4081424B2 (ja) * 2003-10-09 2008-04-23 沖電気工業株式会社 無線通信システムとその消費電力低減方法
JP4486348B2 (ja) * 2003-11-26 2010-06-23 株式会社日立製作所 ドライブの稼働時間を抑止するディスクアレイ
JP4518541B2 (ja) * 2004-01-16 2010-08-04 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
JP4634049B2 (ja) * 2004-02-04 2011-02-16 株式会社日立製作所 ディスクアレイ装置における異常通知制御
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置
US20090193275A1 (en) * 2008-01-30 2009-07-30 Agilent Technologies, Inc. Quick-Stop Feature For Multiple Output Power Systems
CN101980103A (zh) * 2010-10-29 2011-02-23 威盛电子股份有限公司 电源状态管理方法及相关的计算机系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US5125088A (en) * 1986-09-08 1992-06-23 Compaq Computer Corporation Computer system speed control at continuous processor speed
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5239652A (en) * 1991-02-04 1993-08-24 Apple Computer, Inc. Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
US5241542A (en) * 1991-08-23 1993-08-31 International Business Machines Corporation Battery efficient operation of scheduled access protocol
US5546591A (en) * 1991-12-20 1996-08-13 Vlsi Technology, Inc. Distributed power management system for battery operated personal computers
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5590341A (en) * 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
JPH08202469A (ja) * 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
US5740454A (en) * 1995-12-20 1998-04-14 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode

Also Published As

Publication number Publication date
JP2886491B2 (ja) 1999-04-26
US5875120A (en) 1999-02-23
EP0770952B1 (en) 2003-12-10
EP0770952A1 (en) 1997-05-02
KR100204615B1 (ko) 1999-06-15
DE69631012T2 (de) 2004-08-05
DE69631012D1 (de) 2004-01-22
JPH09128107A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
KR970022676A (ko) 정보 처리 시스템
US9548986B2 (en) Sensitive data tracking using dynamic taint analysis
KR960002543B1 (ko) 주변 장비 제어 장치
DE60037036D1 (de) Vier-gepumpte busarchitektur-/protokoll
EP0948768A1 (en) System for facilitating data i/o between usb input device and non-usb cognition application
KR970076247A (ko) 데이타 처리 시스템내의 레지스터 액세스 방법 및 장치
US5537582A (en) Bus interface circuitry for synchronizing central processors running at multiple clock frequencies to other computer system circuitry
KR960008562A (ko) 시디-롬(cd-rom) 드라이브 인터페이스 장치
KR880011652A (ko) 컴퓨터 시스템
KR970016972A (ko) 정보 처리 시스템
US5958011A (en) System utilizing mastering and snooping circuitry that operate in response to clock signals having different frequencies generated by the communication controller
US6751754B2 (en) Single step debug card using the PCI interface
US5247654A (en) Minimum reset time hold circuit for delaying the completion of a second and complementary operation
BR9901667A (pt) Sistema de computador e método para acessar um meio que pode ser lido em computador.
KR910010327A (ko) Dma 검증 동작을 하는 플로피 디스크 제어기
MY113778A (en) Information processing system
KR920001352A (ko) 셀렉션 버스 페이즈 실현회로
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
US20030110335A1 (en) Bus transaction between devices in a system
JPH06337838A (ja) ユニット実装／非実装検出方法
KR940012155A (ko) 공통 디바이스 액세스 장치
GB2359169A (en) Method and apparatus for decoupling internal latencies of a bus bridge from those on an external bus
KR970066907A (ko) 데이타 전송장치
KR950020134A (ko) 멀티 프로세서 시스템의 캐쉬 메모리 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee