JPH06337838A - ユニット実装／非実装検出方法 - Google Patents
ユニット実装／非実装検出方法Info
- Publication number
- JPH06337838A JPH06337838A JP5126627A JP12662793A JPH06337838A JP H06337838 A JPH06337838 A JP H06337838A JP 5126627 A JP5126627 A JP 5126627A JP 12662793 A JP12662793 A JP 12662793A JP H06337838 A JPH06337838 A JP H06337838A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- mounting
- unit
- signal line
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】実際に実装されるユニットの数および位置が任
意であるシステムにおけるユニット実装／非実装検出方
法に関し，実装状態を通知するための各ユニット11から
の専用信号線を設けることなく，バスアービタ12がユニ
ット11の実装／非実装を認識できるようにすることを目
的とする。 【構成】各ユニット11とバスアービタ12間に１対１で接
続され，通常運用時には特定の規則でのみ動作する信号
線14を，ユニットの非実装時には，運用時にはありえな
い状態に固定しておく。実装検出装置13は，信号線14を
観測することによって，これが特定の規則で動作する場
合には実装状態，運用時にはありえない状態に固定され
る場合には非実装状態と認識する。
意であるシステムにおけるユニット実装／非実装検出方
法に関し，実装状態を通知するための各ユニット11から
の専用信号線を設けることなく，バスアービタ12がユニ
ット11の実装／非実装を認識できるようにすることを目
的とする。 【構成】各ユニット11とバスアービタ12間に１対１で接
続され，通常運用時には特定の規則でのみ動作する信号
線14を，ユニットの非実装時には，運用時にはありえな
い状態に固定しておく。実装検出装置13は，信号線14を
観測することによって，これが特定の規則で動作する場
合には実装状態，運用時にはありえない状態に固定され
る場合には非実装状態と認識する。
Description
【０００１】
【産業上の利用分野】本発明はバス形式の構造（システ
ムバス）を有する情報処理装置に関する技術であって，
特にバスの高速化，小型化に有用なユニット実装／非実
装検出方法に関する。
ムバス）を有する情報処理装置に関する技術であって，
特にバスの高速化，小型化に有用なユニット実装／非実
装検出方法に関する。
【０００２】
【従来の技術】図６は従来技術の説明図である。図６に
おいて，６０はシステムバス，６１Ａ〜６１Ｘは情報処
理装置のＣＰＵやＩ／Ｏ制御装置等のユニット，６２は
システムバス６０の使用に関する競合・優先制御を行う
バスアービタ，６３Ａ〜６３Ｘはユニットが実装されて
いることを知らせるための専用信号線を表す。
おいて，６０はシステムバス，６１Ａ〜６１Ｘは情報処
理装置のＣＰＵやＩ／Ｏ制御装置等のユニット，６２は
システムバス６０の使用に関する競合・優先制御を行う
バスアービタ，６３Ａ〜６３Ｘはユニットが実装されて
いることを知らせるための専用信号線を表す。
【０００３】例えばスプリット方式と呼ばれるようなバ
ス制御方式では，転送要求を持つユニット６１（Ａ〜
Ｘ）が，バスアービタ６２に対して個々にバスリクエス
トを上げ，バスアービタ６２からバス使用権を与えられ
ると，そのユニット６１がバスマスタ（親局）となり，
転送相手のユニットをバススレーブ（子局）として転送
を行う。その要求元ユニット６１が転送を終了するとバ
スを開放し，バスアービタ６２は他にバスリクエストを
上げているユニットにバス使用権を与える。
ス制御方式では，転送要求を持つユニット６１（Ａ〜
Ｘ）が，バスアービタ６２に対して個々にバスリクエス
トを上げ，バスアービタ６２からバス使用権を与えられ
ると，そのユニット６１がバスマスタ（親局）となり，
転送相手のユニットをバススレーブ（子局）として転送
を行う。その要求元ユニット６１が転送を終了するとバ
スを開放し，バスアービタ６２は他にバスリクエストを
上げているユニットにバス使用権を与える。
【０００４】このようなシステムでは，実際に実装され
るユニットの数および位置が一般に任意であることが多
い。この場合，バスアービタ６２が各ユニットの実装状
態を認識できると，種々の利点がある。
るユニットの数および位置が一般に任意であることが多
い。この場合，バスアービタ６２が各ユニットの実装状
態を認識できると，種々の利点がある。
【０００５】バスマスタが送信用のバス信号を駆動して
バス動作を行い，バススレーブが応答用のバス信号を駆
動して受信状態を返す形式のバスにおいては，バススレ
ーブであるユニットが存在しない場合，応答バスの駆動
は行われない。通常，バスは抵抗などによって非駆動状
態でも特定の論理（“０”／“１”）に固定されている
ので，その論理を利用してバスマスタがバススレーブの
非存在を認識することも可能である。しかし，抵抗など
による論理の確定は非常に低速度であるので，高速クロ
ックでかつ間断なく動作するバスにおいてはこの方式は
不向きである。この場合，バスアービタ６２がユニット
の非実装状態を認識することができれば，バススレーブ
の代わりに応答バスを駆動することができる。
バス動作を行い，バススレーブが応答用のバス信号を駆
動して受信状態を返す形式のバスにおいては，バススレ
ーブであるユニットが存在しない場合，応答バスの駆動
は行われない。通常，バスは抵抗などによって非駆動状
態でも特定の論理（“０”／“１”）に固定されている
ので，その論理を利用してバスマスタがバススレーブの
非存在を認識することも可能である。しかし，抵抗など
による論理の確定は非常に低速度であるので，高速クロ
ックでかつ間断なく動作するバスにおいてはこの方式は
不向きである。この場合，バスアービタ６２がユニット
の非実装状態を認識することができれば，バススレーブ
の代わりに応答バスを駆動することができる。
【０００６】ところで，バスの形式によってはバスアー
ビタ６２が，各ユニットの実装／非実装を認識できるシ
ステムがある。図６に示すようなシステムであって，各
ユニット６１Ａ〜６１Ｘからバスアービタ６２へ実装状
態を通知するための専用信号線６３Ａ〜６３Ｘが設けら
れている。
ビタ６２が，各ユニットの実装／非実装を認識できるシ
ステムがある。図６に示すようなシステムであって，各
ユニット６１Ａ〜６１Ｘからバスアービタ６２へ実装状
態を通知するための専用信号線６３Ａ〜６３Ｘが設けら
れている。
【０００７】
【発明が解決しようとする課題】従来，バスアービタが
ユニットの実装状態を認識する方法としては，例えば図
６に示すように，実装状態を示す専用信号線を設ける方
式が主であった。しかし，この方式ではバス信号線数の
本数が非常に大となる欠点がある。
ユニットの実装状態を認識する方法としては，例えば図
６に示すように，実装状態を示す専用信号線を設ける方
式が主であった。しかし，この方式ではバス信号線数の
本数が非常に大となる欠点がある。
【０００８】本発明は上記問題点の解決を図り，実装状
態を通知するための各ユニットからの専用信号線を設け
ることなく，バスアービタがユニットの実装／非実装を
認識できるようにすることを目的とする。
態を通知するための各ユニットからの専用信号線を設け
ることなく，バスアービタがユニットの実装／非実装を
認識できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図中，１０はシステムバス，１１は情報処理
装置のＣＰＵやＩ／Ｏ制御装置等のユニット，１２はシ
ステムバス１０の使用に関する競合・優先制御を行うバ
スアービタ，１３は各ユニット１１の実装／非実装を検
出する実装検出装置，１４は特定の規則で動作する信号
線，１５はプルアップ抵抗を表す。
図である。図中，１０はシステムバス，１１は情報処理
装置のＣＰＵやＩ／Ｏ制御装置等のユニット，１２はシ
ステムバス１０の使用に関する競合・優先制御を行うバ
スアービタ，１３は各ユニット１１の実装／非実装を検
出する実装検出装置，１４は特定の規則で動作する信号
線，１５はプルアップ抵抗を表す。
【００１０】本発明では，ユニット１１の実装／非実装
を検出するにあたって，実装／非実装を検出するための
専用信号線を用いるのではなく，各ユニット１１とバス
アービタ１２間に１対１で接続され，通常運用時には特
定の規則でのみ動作する信号線１４（または信号群）を
用いる。
を検出するにあたって，実装／非実装を検出するための
専用信号線を用いるのではなく，各ユニット１１とバス
アービタ１２間に１対１で接続され，通常運用時には特
定の規則でのみ動作する信号線１４（または信号群）を
用いる。
【００１１】ユニットの非実装時には，この信号線１４
（または信号群）を，例えばプルアップ抵抗１５により
運用時にはありえない状態に固定しておく。バスアービ
タ１２の実装検出装置１３は，信号線１４（または信号
群）を観測することによって，これが特定の規則で動作
する場合には実装状態と認識し，運用時にはありえない
状態に固定されている場合には非実装状態と認識する。
（または信号群）を，例えばプルアップ抵抗１５により
運用時にはありえない状態に固定しておく。バスアービ
タ１２の実装検出装置１３は，信号線１４（または信号
群）を観測することによって，これが特定の規則で動作
する場合には実装状態と認識し，運用時にはありえない
状態に固定されている場合には非実装状態と認識する。
【００１２】
【作用】通常，各ユニット１１とバスアービタ１２間に
は何種類かの１対１で結ばれる信号線が存在する（例え
ば，バス動作要求信号，バス動作終了信号等）。バスの
方式にもよるが，通常，これらの信号は特定のパターン
でのみ動作する場合が多い。この場合，ユニットが非実
装状態においては，プルアップ抵抗１５等により，これ
らの信号の１つまたは複数を固定し，特定のパターンで
動作しないようにする。一方，バスアービタ１２には特
定パターンを検出する実装検出装置１３を設け，特定パ
ターンの有無により，各ユニットの実装状態を認識す
る。
は何種類かの１対１で結ばれる信号線が存在する（例え
ば，バス動作要求信号，バス動作終了信号等）。バスの
方式にもよるが，通常，これらの信号は特定のパターン
でのみ動作する場合が多い。この場合，ユニットが非実
装状態においては，プルアップ抵抗１５等により，これ
らの信号の１つまたは複数を固定し，特定のパターンで
動作しないようにする。一方，バスアービタ１２には特
定パターンを検出する実装検出装置１３を設け，特定パ
ターンの有無により，各ユニットの実装状態を認識す
る。
【００１３】これにより，既存の信号線を用いた実装／
非実装の検出が可能となり，実装／非実装を検出するた
めの専用信号線が不要となるため，バスの小型化を図る
ことができる。
非実装の検出が可能となり，実装／非実装を検出するた
めの専用信号線が不要となるため，バスの小型化を図る
ことができる。
【００１４】
【実施例】図２は本発明の一実施例のブロック図，図３
は実装検出装置の構成例を示す回路図である。
は実装検出装置の構成例を示す回路図である。
【００１５】本実施例のシステムバス１０を用いた転送
では，各ユニット１１Ａ〜１１Ｘがバスアービタ１２へ
バス動作要求をする場合には，バス要求発生時に１τの
み要求信号線２０をアサート（＋ＢＲＱ）する。この要
求信号線２０はユニット非実装時にはプルアップ抵抗１
５により常にアサートされた状態となる。
では，各ユニット１１Ａ〜１１Ｘがバスアービタ１２へ
バス動作要求をする場合には，バス要求発生時に１τの
み要求信号線２０をアサート（＋ＢＲＱ）する。この要
求信号線２０はユニット非実装時にはプルアップ抵抗１
５により常にアサートされた状態となる。
【００１６】あるユニット１１Ｂに対して，バスアービ
タ１２内のユニットの実装検出装置１３は，要求信号線
２０を観測し＋ＢＲＱ信号が２τ以上アサートし続けた
場合には，ユニット１１Ｂの実装表示信号（＋Install
）をネゲートし，バスアービタ１２内の例えば実装／
非実装記憶回路２３にユニット１１Ｂが非実装状態であ
ることを記憶する。応答バス駆動回路２４は，例えば非
実装のユニットに対して，他のユニットから処理を要求
するコマンドが出された場合に，実装／非実装記憶回路
２３を参照し，非実装のバススレーブの代わりに応答
（Response)バスを駆動し，バスマスタにバススレーブ
が非実装であることを通知する。
タ１２内のユニットの実装検出装置１３は，要求信号線
２０を観測し＋ＢＲＱ信号が２τ以上アサートし続けた
場合には，ユニット１１Ｂの実装表示信号（＋Install
）をネゲートし，バスアービタ１２内の例えば実装／
非実装記憶回路２３にユニット１１Ｂが非実装状態であ
ることを記憶する。応答バス駆動回路２４は，例えば非
実装のユニットに対して，他のユニットから処理を要求
するコマンドが出された場合に，実装／非実装記憶回路
２３を参照し，非実装のバススレーブの代わりに応答
（Response)バスを駆動し，バスマスタにバススレーブ
が非実装であることを通知する。
【００１７】また，実装検出装置１３が非実装を検出
し，実装表示信号（＋Install ）をネゲートした状態で
は，抑止回路２１により，バス要求信号（＋ＢＲＱ）の
本来の目的であるアービトレーション装置２２へのバス
要求は抑止される。なお，アービトレーション装置２２
は，バスの競合・優先制御等のバスの使用に関する調停
を行う回路である。このアービトレーション装置２２に
ついては，従来の装置と同様であるので，その詳細な説
明は省略する。
し，実装表示信号（＋Install ）をネゲートした状態で
は，抑止回路２１により，バス要求信号（＋ＢＲＱ）の
本来の目的であるアービトレーション装置２２へのバス
要求は抑止される。なお，アービトレーション装置２２
は，バスの競合・優先制御等のバスの使用に関する調停
を行う回路である。このアービトレーション装置２２に
ついては，従来の装置と同様であるので，その詳細な説
明は省略する。
【００１８】実装検出装置１３は，例えば図３に示すよ
うに構成されている。図３に示す３０，３１はフリップ
フロップ，３２はナンド回路である。バス要求信号（＋
ＢＲＱ）は，通常運用時には，２τ以上アサートし続け
ることはない。そこで，各クロックごとにフリップフロ
ップ３０の状態をフリップフロップ３１へ移す一方，バ
ス要求信号の状態をフリップフロップ３０に取り込む。
そして，これらの出力が共に“１”であれば，ナンド回
路３２により実装表示信号（＋Install ）をネゲート
し，両方またはいずれかが“０”であれば実装表示信号
（＋Install ）をアサートする。
うに構成されている。図３に示す３０，３１はフリップ
フロップ，３２はナンド回路である。バス要求信号（＋
ＢＲＱ）は，通常運用時には，２τ以上アサートし続け
ることはない。そこで，各クロックごとにフリップフロ
ップ３０の状態をフリップフロップ３１へ移す一方，バ
ス要求信号の状態をフリップフロップ３０に取り込む。
そして，これらの出力が共に“１”であれば，ナンド回
路３２により実装表示信号（＋Install ）をネゲート
し，両方またはいずれかが“０”であれば実装表示信号
（＋Install ）をアサートする。
【００１９】本実施例におけるバスのバス動作は図４の
シーケンスにより行われる。バスマスタは，バスアービ
タ１２からバス使用権を受け取ると，第一ワードにコマ
ンド（COMMAND)，第二ワード以降にアドレスやデータを
付加したパケットを，データバス（Data-BUS）に送信す
る。タグバス（TAG-BUS)は，データバスの使用開始, 使
用終了などを示す。通常，コマンドでバススレーブに指
定されたユニットは，パケットの最終ワードに対応して
受信状態を応答バス（Response-BUS）によって通知す
る。
シーケンスにより行われる。バスマスタは，バスアービ
タ１２からバス使用権を受け取ると，第一ワードにコマ
ンド（COMMAND)，第二ワード以降にアドレスやデータを
付加したパケットを，データバス（Data-BUS）に送信す
る。タグバス（TAG-BUS)は，データバスの使用開始, 使
用終了などを示す。通常，コマンドでバススレーブに指
定されたユニットは，パケットの最終ワードに対応して
受信状態を応答バス（Response-BUS）によって通知す
る。
【００２０】図５は本発明の実施例における発明の効果
説明図である。例えばバスマスタによりコマンドＣＯＭ
１を送られたバススレーブは，受信状態を応答バス（Re
sponse-BUS）によって通知する（図５に示すＲＥＳ
１）。しかし，もしコマンド（例えばＣＯＭ２）を送ら
れたバススレーブが非実装であれば，応答を返すことが
できないので，応答バス（Response-BUS）の論理が確定
せず，不定となって誤動作する場合がある。
説明図である。例えばバスマスタによりコマンドＣＯＭ
１を送られたバススレーブは，受信状態を応答バス（Re
sponse-BUS）によって通知する（図５に示すＲＥＳ
１）。しかし，もしコマンド（例えばＣＯＭ２）を送ら
れたバススレーブが非実装であれば，応答を返すことが
できないので，応答バス（Response-BUS）の論理が確定
せず，不定となって誤動作する場合がある。
【００２１】本発明では，図２に示す実施例で説明した
ように，バスアービタ１２は，バススレーブの実装／非
実装状態を認識しているので，バススレーブが非実装の
場合，そのバススレーブとなるべきものの代わりに，応
答バス駆動回路２４により応答バス（Response-BUS）を
駆動し，バスマスタにバススレーブが非実装であること
を通知することができる。したがって，アービタによる
駆動が行われない場合，図５に示すように，応答バスの
論理が確定せず誤動作する場合があるが，本発明により
バスアービタ１２がバススレーブの有無を検出できるこ
とによって，このような誤動作を防止することが可能と
なる。
ように，バスアービタ１２は，バススレーブの実装／非
実装状態を認識しているので，バススレーブが非実装の
場合，そのバススレーブとなるべきものの代わりに，応
答バス駆動回路２４により応答バス（Response-BUS）を
駆動し，バスマスタにバススレーブが非実装であること
を通知することができる。したがって，アービタによる
駆動が行われない場合，図５に示すように，応答バスの
論理が確定せず誤動作する場合があるが，本発明により
バスアービタ１２がバススレーブの有無を検出できるこ
とによって，このような誤動作を防止することが可能と
なる。
【００２２】
【発明の効果】以上説明したように，本発明によれば，
通常運用中には特定の規則でのみ動作する信号線を観測
することにより，ユニットの実装／非実装，すなわちユ
ニットの有無を検出するので，ユニット数分の実装／非
実装を通知するための専用信号線が不要となる。また，
ユニットの実装／非実装をバスアービタが検出すること
により，バスアービタが非実装のバススレーブの代わり
に，応答バスを駆動することなどができ，システムの信
頼性を向上させることができるようになる。
通常運用中には特定の規則でのみ動作する信号線を観測
することにより，ユニットの実装／非実装，すなわちユ
ニットの有無を検出するので，ユニット数分の実装／非
実装を通知するための専用信号線が不要となる。また，
ユニットの実装／非実装をバスアービタが検出すること
により，バスアービタが非実装のバススレーブの代わり
に，応答バスを駆動することなどができ，システムの信
頼性を向上させることができるようになる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例のブロック図である。
【図３】実装検出装置の構成例を示す回路図である。
【図４】本発明の実施例におけるバスシーケンスを示す
図である。
図である。
【図５】実施例における発明の効果説明図である。
【図６】従来技術の説明図である。
１０ システムバス １１ ユニット １２ バスアービタ １３ 実装検出装置 １４ 特定の規則で動作する信号線 １５ プルアップ抵抗
Claims (1)
- 【請求項１】 同一バス内に複数のユニット(11)が実装
可能であり，各ユニット(11)とバスアービタ(12)間に１
対１で接続され，通常運用時には特定の規則でのみ動作
する信号線(14)または信号群が存在するシステムにおけ
るユニット実装／非実装検出方法であって，ユニットの
非実装時には，前記信号線(14)または信号群を運用時に
はありえない状態に固定し，前記バスアービタ(12)が前
記信号線(14)または信号群を観測することによって，特
定の規則で動作する場合には実装状態と認識し，運用時
にはありえない状態に固定されている場合には非実装状
態と認識することを特徴とするユニット実装／非実装検
出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5126627A JPH06337838A (ja) | 1993-05-28 | 1993-05-28 | ユニット実装／非実装検出方法 |
| US08/214,590 US5734845A (en) | 1993-05-28 | 1994-03-18 | Bus arbiter provided in a multi-processor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5126627A JPH06337838A (ja) | 1993-05-28 | 1993-05-28 | ユニット実装／非実装検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06337838A true JPH06337838A (ja) | 1994-12-06 |
Family
ID=14939879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5126627A Pending JPH06337838A (ja) | 1993-05-28 | 1993-05-28 | ユニット実装／非実装検出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5734845A (ja) |
| JP (1) | JPH06337838A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253269B1 (en) * | 1998-12-22 | 2001-06-26 | 3Com Corporation | Bus arbiter system and method for managing communication buses |
| US6976108B2 (en) * | 2001-01-31 | 2005-12-13 | Samsung Electronics Co., Ltd. | System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities |
| US7788438B2 (en) * | 2006-10-13 | 2010-08-31 | Macronix International Co., Ltd. | Multi-input/output serial peripheral interface and method for data transmission |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135775A (en) * | 1976-05-10 | 1977-11-14 | Hitachi Ltd | Potential detecting circuit |
| US4586128A (en) * | 1983-04-14 | 1986-04-29 | Burroughs Corporation | Arbitrator circuit and technique for use in a digital computing system having multiple bus controllers |
| US4648029A (en) * | 1984-08-27 | 1987-03-03 | International Business Machines Corporation | Multiplexed interrupt/DMA request arbitration apparatus and method |
| US4680753A (en) * | 1985-04-03 | 1987-07-14 | Texas Instruments Incorporated | System and method for controlling network bus communications for input-output interlocking information among distributed programmable controllers |
| US4817127A (en) * | 1986-08-08 | 1989-03-28 | Dictaphone Corporation | Modular dictation/transcription system |
| US4991203A (en) * | 1988-05-17 | 1991-02-05 | Canon Kabushiki Kaisha | Line switching apparatus and method |
| US5287531A (en) * | 1990-10-31 | 1994-02-15 | Compaq Computer Corp. | Daisy-chained serial shift register for determining configuration of removable circuit boards in a computer system |
| US5548782A (en) * | 1993-05-07 | 1996-08-20 | National Semiconductor Corporation | Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus |
-
1993
- 1993-05-28 JP JP5126627A patent/JPH06337838A/ja active Pending
-
1994
- 1994-03-18 US US08/214,590 patent/US5734845A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5734845A (en) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613075A (en) | Method and apparatus for providing deterministic read access to main memory in a computer system | |
| US5619661A (en) | Dynamic arbitration system and method | |
| US6173349B1 (en) | Shared bus system with transaction and destination ID | |
| JP3327559B2 (ja) | フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム | |
| US6629179B1 (en) | Message signaled interrupt generating device and method | |
| US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
| US4381542A (en) | System for interrupt arbitration | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| AU1807988A (en) | Node for servicing interrupt request messages on a pended bus | |
| US5978938A (en) | Fault isolation feature for an I/O or system bus | |
| US20050177663A1 (en) | Method of using bus and bus interface | |
| JPS6043546B2 (ja) | デ−タ転送異常処理方式 | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| JPH06337838A (ja) | ユニット実装／非実装検出方法 | |
| US6032238A (en) | Overlapped DMA line transfers | |
| US6734984B2 (en) | System having an arithmetic-logic circuit for determining the maximum or minimum of a plurality of codes | |
| US6216189B1 (en) | Error master detector | |
| US6058449A (en) | Fault tolerant serial arbitration system | |
| WO2006007100A1 (en) | Computer system and method for transmitting interrupt messages through a parallel communication bus | |
| JPH06250970A (ja) | メモリ制御装置 | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JP2860733B2 (ja) | バス接続装置 | |
| KR20050067324A (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
| JPS6128146B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |