KR940012155A - 공통 디바이스 액세스 장치 - Google Patents
공통 디바이스 액세스 장치 Download PDFInfo
- Publication number
- KR940012155A KR940012155A KR1019920022869A KR920022869A KR940012155A KR 940012155 A KR940012155 A KR 940012155A KR 1019920022869 A KR1019920022869 A KR 1019920022869A KR 920022869 A KR920022869 A KR 920022869A KR 940012155 A KR940012155 A KR 940012155A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- fifo
- flops
- flip
- signals
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
본 발명은 복수의 입력신호들이 공통의 디바이스로 액세스하고자 할때 우선 순위없이 입력순서대로 액세스하는 것으로, 특히 플립플롭등과 같은 멀티포트억소자의 액세스에 대하여 허용순위 결정이 공평하도록 하기 위한 공통 디바이스 액세스 장치에 관한것이다.
복수의 입력신호들에 대하여 우선순위 없이 입력순서대로 래치시키고 이를 이전에 래치된 신호와 비교하여 현재의 입력신호에 대한 변화를 감지하여 비교된 값을 FIFO의 새로운 입력으로 인가한 다음 적절한 타이밍 제어에 따라 FIFO의 데이타를 출력부의 래치회로에서 순차적으로 읽어낸다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 공통 디바이스 액세스 장치의 구성도.
Claims (1)
- 복수의 입력신호를 데이타 입력으로 하는 D플립플롭(101-10n), 복수의 D플립플롭 (101-10n)으로 부터 출력되는 복수의 데이타를 순차적으로 래치하기 위한 래치회로(20), 복수의 D플립플롭(101-10n)으로 부터 출력되는 신호와 순차적으로 래치되는 각 신호의 상태를 비교하는 비교기(30), 외부로 부터의 클럭(CLK) 입력에 따라 복수의 상기 D플립플롭(101-10n)의 래치가 되는 클럭을 발생하는 카운터(70), 외부로 부터의 클럭입력(CLK)이 인가됨에 따라 구동되고 상기 D플립플롭(101-10n)으로 부터의 출력을 FIFO(50)에 인가시키기 위한 버퍼(40), 비교기(30)에서 비교된 값을 새로운 입력으로 판단하여 라이트하는 FIFO(50), 상기 카운터(70)를 구동하고 상기 버퍼(40) 및 FIFO(50)에 데이타를 리드할 수 있는 기준신호를 제공하는 타이밍제어부(60), 이전의 입력신호에 대한 처리종료신호를 기준으로 하여 상기 FIFO(50)에 라이트된 데이타를 순차적으로 읽어내는 제2 래치회로(21)를 구비하는 것을 특징으로 하는 공룡 디바이스 액세스 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022869A KR0139966B1 (ko) | 1992-11-30 | 1992-11-30 | 공통 디바이스 액세스 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022869A KR0139966B1 (ko) | 1992-11-30 | 1992-11-30 | 공통 디바이스 액세스 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012155A true KR940012155A (ko) | 1994-06-22 |
| KR0139966B1 KR0139966B1 (ko) | 1998-07-01 |
Family
ID=56800388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022869A KR0139966B1 (ko) | 1992-11-30 | 1992-11-30 | 공통 디바이스 액세스 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139966B1 (ko) |
-
1992
- 1992-11-30 KR KR1019920022869A patent/KR0139966B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0139966B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960018931A (ko) | 페이지-인 버스트-아웃 피포(pibo fifo) 시스템 | |
| KR840006851A (ko) | 데이타 자동연속 처리회로 | |
| KR920004946A (ko) | Vga의 입출력 포트 액세스 회로 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR970002679A (ko) | 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로 | |
| KR940012155A (ko) | 공통 디바이스 액세스 장치 | |
| KR0184464B1 (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
| KR930001217A (ko) | 반도체 기억장치 | |
| KR920007777Y1 (ko) | 메모리 억세스 장치 | |
| SU1541624A1 (ru) | Устройство дл буферизации информации | |
| KR970029070A (ko) | 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법 | |
| KR970066907A (ko) | 데이타 전송장치 | |
| SU1387042A1 (ru) | Буферное запоминающее устройство | |
| SU656078A1 (ru) | Устройство дл считывани информации с двухпозиционных датчиков | |
| RU1795558C (ru) | Устройство дл ввода-вывода данных | |
| KR970049590A (ko) | 메모리의 읽기 및 쓰기제어장치 | |
| KR910012922A (ko) | 마이크로 프로세서 제어시스템의 상태변화 자동감지회로 | |
| KR930022201A (ko) | 선입선출 감시 시스템 | |
| KR920015211A (ko) | 데코더ic와 scsi ic간의 인터페이스회로 | |
| KR950006614A (ko) | 메모리사용요구에 대한 우선순위 제어방법 및 그 장치 | |
| KR910012969A (ko) | 양방향 병렬포트 | |
| KR920000069A (ko) | 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic | |
| KR940015845A (ko) | 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로 | |
| KR950002415A (ko) | 티브이내 마이크로컴퓨터와 외부기기간의 인터페이스방법 | |
| KR970051236A (ko) | 반도체 메모리 장치의 사이클타임 측정장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041227 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |