KR940015845A - 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로 - Google Patents

데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로 Download PDF

Info

Publication number
KR940015845A
KR940015845A KR1019920026154A KR920026154A KR940015845A KR 940015845 A KR940015845 A KR 940015845A KR 1019920026154 A KR1019920026154 A KR 1019920026154A KR 920026154 A KR920026154 A KR 920026154A KR 940015845 A KR940015845 A KR 940015845A
Authority
KR
South Korea
Prior art keywords
data
input
signal
holding time
flop
Prior art date
Application number
KR1019920026154A
Other languages
English (en)
Other versions
KR950005797B1 (ko
Inventor
신원균
장철호
김대현
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920026154A priority Critical patent/KR950005797B1/ko
Publication of KR940015845A publication Critical patent/KR940015845A/ko
Application granted granted Critical
Publication of KR950005797B1 publication Critical patent/KR950005797B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로에 관한 것으로, 칩인에이블(/CE; 액티브시 로우)신호가 D플립플롭(2)의 D입력단에 입력되고, 상기 /CE신호가 인버터(1)를 통해 D플립플롭(2)의 프리세트 단자에 입력되며, 상기 /CE신호와 읽기신호(/RD)가 NOR게이트(3)에 입력되어 상기 NOR게이트(3)의 출력이 상기D플립플롭(2)의 클럭단자에 입력되고, 메모리 읽기(MR)신호가 클리어단에 입력되며, 상기 D플립플롭(2)의 출력(Q)이 래치데이타와 함께 데이타 콘트롤 버퍼(4)에 입력되어 데이타부로 전송되어지도록 구성된 것을 특징으로 하는 데이타 읽기시 데이타 홀링시간의 안정화를 로직회로에 관한 것이다.

Description

데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 데이타 홀딩 타이밍도, 제4도는 D플립플롭의 입출력 타이밍도.

Claims (2)

  1. 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로에 있어서, 칩인에이블(/CE; 액티브시 로우)신호가 D플립플롭(2)의 D입력단에 입력되고, 상기 /CE신호가 인버터(1)를 통해 D플립플롭(2)의 프리세트 단자에 입력되며, 상기 /CE신호와 읽기신호(/RD)가 NOR게이트(3)에 입력되어 상기 NOR게이트(3)의 출력이 상기D플립플롭(2)의 클럭단자에 입력되고, 메모리 읽기(MR)신호가 클리어단에 입력되며, 상기 D플립플롭(2)의 출력(Q)이 래치데이타와 함께 데이타 콘트롤 버퍼(4)에 입력되어 데이타부로 전송되어지도록 구성된 것을 특징으로 하는 데이타 읽기시 데이타 홀링시간의 안정화를 위한 로직회로.
  2. 제1항에 있어서, 상기 D플립플롭(2)의 출력(Q)은 상기 D플립프롭(2)의 출력(Q)을 받는 한입력단과 레지스터(11,12,13)각각의 칩인에이블(CE) 신호를 받는 타입력단을 각각 갖고 있는 OR게이트(8,9,10)와, 상기 OR게이트(8,9,10)의 출력이 상기 레지스터(11,12,13)의 각각의 /CE신호에 의해 래치된 데이타인 각레지스터(11,12,13)출력과 함께 입력되는 데이타 콘트롤 버퍼(14,15,16)에 병렬로 결합되어 데이타부로 연결되는 병렬구조로 이루어지는 것을 특징으로 하는 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026154A 1992-12-29 1992-12-29 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로 KR950005797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026154A KR950005797B1 (ko) 1992-12-29 1992-12-29 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026154A KR950005797B1 (ko) 1992-12-29 1992-12-29 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로

Publications (2)

Publication Number Publication Date
KR940015845A true KR940015845A (ko) 1994-07-21
KR950005797B1 KR950005797B1 (ko) 1995-05-31

Family

ID=19347296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026154A KR950005797B1 (ko) 1992-12-29 1992-12-29 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로

Country Status (1)

Country Link
KR (1) KR950005797B1 (ko)

Also Published As

Publication number Publication date
KR950005797B1 (ko) 1995-05-31

Similar Documents

Publication Publication Date Title
KR920010631A (ko) 동기형 다이나믹 ram
KR890013648A (ko) 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치
KR940022561A (ko) 반도체 메모리의 출력회로
KR850007154A (ko) Lsi메모리회로
US6622198B2 (en) Look-ahead, wrap-around first-in, first-out integrated (FIFO) circuit device architecture
KR960042730A (ko) 반도체기억장치
KR880000862A (ko) 데이터 전송회로
KR970002679A (ko) 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로
KR940015845A (ko) 데이타 읽기시 데이타 홀딩시간의 안정화를 위한 로직 회로
US6301188B1 (en) Method and apparatus for registering free flow information
US6594190B2 (en) Semiconductor device with output latch circuit outputting complementary data at high speed
US5384494A (en) Programmable hold-off for integrated circuit I/O pins
KR0184464B1 (ko) 동기형 반도체 메모리장치의 디코딩 회로
KR880009378A (ko) Eprom 래치회로
KR950033829A (ko) 메모리 칩의 정보 이용 회로
KR900003527Y1 (ko) 데이타 송수신 집적회로용 디엠에이회로
US6452857B1 (en) Circuits for controlling the storage of data into memory
KR940006073Y1 (ko) 데이타 판독회로
KR930001217A (ko) 반도체 기억장치
SU1387042A1 (ru) Буферное запоминающее устройство
KR910015930A (ko) 더블 쉬프터 로직회로
KR930009799B1 (ko) 동기화된 2단 큐의 제어회로
KR910012969A (ko) 양방향 병렬포트
KR920001548A (ko) 불휘발성 반도체기억장치의 기록회로
KR960042364A (ko) 동기식 스태틱램

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020417

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee