KR970018001A - 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정 - Google Patents

반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정 Download PDF

Info

Publication number
KR970018001A
KR970018001A KR1019960043381A KR19960043381A KR970018001A KR 970018001 A KR970018001 A KR 970018001A KR 1019960043381 A KR1019960043381 A KR 1019960043381A KR 19960043381 A KR19960043381 A KR 19960043381A KR 970018001 A KR970018001 A KR 970018001A
Authority
KR
South Korea
Prior art keywords
layer
aluminum
substrate
inert atmosphere
aluminum layer
Prior art date
Application number
KR1019960043381A
Other languages
English (en)
Inventor
더블유. 피 오드앨리스 로버트
카와사키 히사오
블루멘탈 록
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970018001A publication Critical patent/KR970018001A/ko

Links

Classifications

    • H01L21/203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

반도체 장치 내에 CVD 알루미늄층을 제작하는 공정은 복합 핵심층(32) 위에 놓이는 화학 증기 증착된 금속층(38)의 구성을 포함한다. 복합 핵심층(32)은 스퍼터링 증착된 알루미늄층(36) 아래 놓이는 스퍼터링 증착된 티타늄층(34)을 포함한다. 복합 핵심층과 화학 증기 증착된 금속층은 불활성 대기와 고진공 조건에서 처리되어 다중-레벨 금속 공정중에 금속 표면이 대기 산소에 노출되는 것을 피한다. 화학 증기 증착된 금속층(38)은 아래 놓이는 스퍼터링 증착된 복합 핵심층(32)의 높은 반사도와 낮은 표면 거칠기를 갖는다.

Description

반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 수행하기 위해 유용한 다중 챔버를 가진 증착 장치의 구성 다이어그램.

Claims (5)

  1. 반도체 장치 내에 CVD 알루미늄층을 제작하는 공정에 있어서, 유전층(26)을 갖는 기판(25)을 제공하는 단계와, 상기 기판을 불활성 대기 내에 위치시키는 단계와, 상기 불활성 대기 내에서 상기 유전층위에 티타늄층(34)을 스퍼터링하는 단계와, 상기 불활성 대기 내에서 상기 티타늄층 위에 제1의 알루미늄층(36)을 스퍼터링하는 단계와, 상기 불활성 대기 내에서 상기 제1의 알루미늄층 위에 제2의 알루미늄층(38)을 화학 증기 증착시키는 단계를 포함하고, 상기 제2의 알루미늄층은 제1의 알루미늄층과 본질적인 접촉을 형성하는 것을 특징으로 하는 CVD 알루미늄층을 제작하는 공정.
  2. 제1항에 있어서, 상기 기판을 불활성 대기 내에 위치시키는 단계에 선행하여 상기 유전층 내에 개구부(28)를 형성하는 단계를 더 포함하고, 상기 개구부는 대체적으로 수직의 측벽과 바닥 표면으로 특징되고, 상기 제1의 알루미늄층은 상기 측벽과 바닥 표면 위에 놓이고, 상기 제2의 알루미늄층은 상기 개구부를 채우는 것을 특징으로 하는 CVD 알루미늄층을 제작하는 공정.
  3. 반도체 장치 내에 CVD 알루미늄층을 제작하는 공정에 있어서, 표면을 갖는 기판(25)을 제공하는 단계와, 상기 기판을 불활성 대기 내에 위치시키는 단계와, 상기 불활성 대기 내에서 상기 기판 위에 티타늄층(34)을 스퍼터링하는 단계와, 상기 불활성 대기 내에서 상기 티타늄층 위에 제1의 금속 구조의 핵심층(36)을 스퍼터링하는 단계를 포함하고, 상기 핵심층은 제1의 결정 방향과, 상기 핵심층 위에 제1의 금속 구조의 금속층(38)을 화학 증기 증착시키는 것으로 특징되고, 상기 금속층은 상기 핵심층과 본질적인 접촉을 형성하고, 상기 금속층은 제1의 결정 방향에 의해 특징되는 것을 특징으로 하는 CVD 알루미늄층을 제작하는 공정.
  4. 제3항에 있어서, 상기 제1의 금속 구조는 대체적으로 순수한 알루미늄과 알루미늄-구리 합금으로 이루어지는 그룹으로부터 선택되는 것을 특징으로 하는 CVD 알루미늄층을 제작하는 공정.
  5. 반도체 장치 내에 CVD 알루미늄층을 제작하는 공정에 있어서, 진공이 유지되는 공통의 이송 챔버(12)에 인접한 불활성 대기가 유지되는 다수의 증착 챔버(18,20,22,24)를 갖는 증착 장치(10)를 제공하는 단계와, 기판을 제1의 증착 챔버 내에 위치시키고, 기판 위에 티타늄층(34)을 스퍼터링하는 단계와, 기판을 상기 이송챔버를 통해 제2의 증착 챔버로 이송시키는 단계와, 상기 티타늄층 위에 제1의 알루미늄층(36)을 스퍼터링하는 단계와, 기판을 상기 이송 챔버를 통해 제3의 증착 챔버로 이송시키는 단계와, 상기 제1의 알루미늄층 위에 제2의 알루미늄층을 화학 증기 증착시키는 단계를 포함하고, 상기 제2의 알루미늄층은 제1의 알루미늄층과 본질적인 접촉을 갖는 것을 특징으로 하는 CVD 알루미늄층을 제작하는 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960043381A 1995-09-27 1996-09-23 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정 KR970018001A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53436795A 1995-09-27 1995-09-27
US534,367 1995-09-27

Publications (1)

Publication Number Publication Date
KR970018001A true KR970018001A (ko) 1997-04-30

Family

ID=24129737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043381A KR970018001A (ko) 1995-09-27 1996-09-23 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정

Country Status (5)

Country Link
EP (1) EP0766302A3 (ko)
JP (1) JPH09115908A (ko)
KR (1) KR970018001A (ko)
CN (1) CN1150325A (ko)
SG (1) SG42438A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072057A (ko) * 1996-04-04 1997-11-07 윌리엄 비. 켐플러 반도체 제조 공정시 입자 성장을 제어하는 방법
US6200433B1 (en) * 1999-11-01 2001-03-13 Applied Materials, Inc. IMP technology with heavy gas sputtering
CN1295756C (zh) * 2000-11-17 2007-01-17 东京毅力科创株式会社 在阻挡膜上形成钨膜的方法
KR100395906B1 (ko) * 2000-12-29 2003-08-27 주식회사 하이닉스반도체 반도체소자의 금속층 형성 방법
KR100515828B1 (ko) * 2002-11-25 2005-09-21 삼성에스디아이 주식회사 전도성 박막 제조 방법
CN104253087B (zh) * 2014-04-18 2019-06-11 上海华虹宏力半导体制造有限公司 铝金属工艺接触孔的填充方法
CN105304510B (zh) * 2014-07-22 2018-05-08 北京北方华创微电子装备有限公司 铝薄膜制备方法
CN104282536B (zh) * 2014-10-31 2017-05-24 丽晶美能(北京)电子技术有限公司 金属层的形成工艺
CN105112976A (zh) * 2015-07-31 2015-12-02 深圳市星火辉煌系统工程有限公司 一种cvd工装表面微弧改性工艺
CN105736903B (zh) * 2016-02-02 2018-05-01 上海交通大学 带有防溅屏结构的独立b型lng船液货舱绝热系统
US11421318B2 (en) 2018-05-04 2022-08-23 Applied Materials, Inc. Methods and apparatus for high reflectivity aluminum layers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069199B2 (ja) * 1984-07-18 1994-02-02 株式会社日立製作所 配線構造体およびその製造方法
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
KR0127271B1 (ko) * 1993-11-23 1998-04-02 김주용 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
SG42438A1 (en) 1997-08-15
EP0766302A3 (en) 1998-05-13
JPH09115908A (ja) 1997-05-02
EP0766302A2 (en) 1997-04-02
CN1150325A (zh) 1997-05-21

Similar Documents

Publication Publication Date Title
US6057237A (en) Tantalum-containing barrier layers for copper
US5427666A (en) Method for in-situ cleaning a Ti target in a Ti + TiN coating process
KR970067616A (ko) 자기 정렬 초박막층을 사용한 cvd 알루미늄의 선택적 블랭킷 증착 및 반사율 개선 방법
KR970003544A (ko) 개선된 티타늄 함유 방지층을 형성하기 위한 공정
KR940022711A (ko) 금속배선 및 그의 형성방법
KR960023223A (ko) 실리콘 이동을 감소시키기 위한 질화 금속막의 처리방법
AU5346799A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
JPH0765174B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
WO2004017365A3 (en) Deposition of amorphous silicon-containing films
EP0371854A3 (en) Method for selectively depositing refractory metal on semiconductor substrates
WO2003031679A3 (en) Method for depositing metal layers employing sequential deposition techniques
US6410986B1 (en) Multi-layered titanium nitride barrier structure
KR970018001A (ko) 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정
KR970030381A (ko) 알루미늄 접촉 형성을 위한 개선된 방법
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
TW201933395A (zh) 電容、電容製作方法及半導體設備
US20070155164A1 (en) Metal seed layer deposition
KR970023750A (ko) 반도체 기판의 표면상에 전도성 라인을 형성하는 방법
JP2768364B2 (ja) 半導体装置の製造方法
JP7057445B2 (ja) キャパシタ、キャパシタの製造方法、及び半導体装置
JPH0236549A (ja) 薄膜デバイス
US6309963B1 (en) Method for manufacturing semiconductor device
KR970072194A (ko) 활발한 pvd 알루미늄으로서 cvd 알루미늄 선택성 손실을 극복하기 위한 처리방법
JPS6042822A (ja) 多層構造の電極形成方法
JPH01230250A (ja) Cvd装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid