JPH09115908A - 半導体装置におけるｃｖｄアルミニウム層を製造する方法 - Google Patents
半導体装置におけるｃｖｄアルミニウム層を製造する方法Info
- Publication number
- JPH09115908A JPH09115908A JP8273096A JP27309696A JPH09115908A JP H09115908 A JPH09115908 A JP H09115908A JP 8273096 A JP8273096 A JP 8273096A JP 27309696 A JP27309696 A JP 27309696A JP H09115908 A JPH09115908 A JP H09115908A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- metal
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010936 titanium Substances 0.000 claims abstract description 21
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 34
- 238000005229 chemical vapour deposition Methods 0.000 claims description 32
- 230000006911 nucleation Effects 0.000 claims description 19
- 238000010899 nucleation Methods 0.000 claims description 19
- 238000012546 transfer Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 45
- 230000003746 surface roughness Effects 0.000 abstract description 24
- 239000002131 composite material Substances 0.000 abstract description 13
- 239000000126 substance Substances 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000011261 inert gas Substances 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 36
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 239000003870 refractory metal Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- -1 dimethyl aluminum allene Chemical class 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 229910000086 alane Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- SQMCXYZBYPDEMT-UHFFFAOYSA-N triethylalumane Chemical compound CC[Al](CC)CC.CC[Al](CC)CC SQMCXYZBYPDEMT-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H01L21/203—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 高い鏡面性および低い表面粗さを有する化学
蒸着金属層の形成を可能にする。 【解決手段】 半導体装置におけるＣＶＤアルミニウム
層を製造するプロセスは複合核形成層３２の上に横たわ
る化学蒸着金属層３８の形成を含む。複合核形成層３２
はスパッタ被着アルミニウム層３６の下に横たわるスパ
ッタ被着チタニウム層３４を含む。複合核形成層および
化学蒸着金属層はともに不活性雰囲気および高い真空状
態で処理されマルチレベル金属処理の間に金属面が雰囲
気酸素にさらされるのを防止する。化学蒸着金属層３８
は下層のスパッタ被着複合核形成層３２の高い鏡面性お
よび低い表面粗さを示す。
蒸着金属層の形成を可能にする。 【解決手段】 半導体装置におけるＣＶＤアルミニウム
層を製造するプロセスは複合核形成層３２の上に横たわ
る化学蒸着金属層３８の形成を含む。複合核形成層３２
はスパッタ被着アルミニウム層３６の下に横たわるスパ
ッタ被着チタニウム層３４を含む。複合核形成層および
化学蒸着金属層はともに不活性雰囲気および高い真空状
態で処理されマルチレベル金属処理の間に金属面が雰囲
気酸素にさらされるのを防止する。化学蒸着金属層３８
は下層のスパッタ被着複合核形成層３２の高い鏡面性お
よび低い表面粗さを示す。
Description
【０００１】
【発明の属する技術分野】この発明は、一般的には、半
導体装置を製造する方法に関し、かつより特定的には、
高い鏡面性（ｓｐｅｃｕｌａｒｉｔｙ）および低い表面
粗さ（ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）を有する
化学蒸着された金属層を製造する方法に関する。
導体装置を製造する方法に関し、かつより特定的には、
高い鏡面性（ｓｐｅｃｕｌａｒｉｔｙ）および低い表面
粗さ（ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）を有する
化学蒸着された金属層を製造する方法に関する。
【０００２】
【従来の技術】集積回路装置の複雑さが増大し続けるに
応じて、多数の層の金属相互接続を使用することが集積
回路における多数の装置構成要素への電気的相互接続を
提供するために必要となる。集積回路装置の複雑さの増
大は、部分的には、装置の特徴構造寸法（ｆｅａｔｕｒ
ｅ ｓｉｚｅｓ）および間隔を低減することにより達成
される。寸法が低減された特徴的構造の内には相互接続
金属ラインおよびそこを通って金属ラインがお互いに対
し、かつ基板の装置領域に対し電気的コンタクトを行う
ビア開口の幅および間隔がある。特徴的構造寸法が低減
されるに応じて、半導体装置を経済的にかつ信頼性よく
製造するために解決されなければならない新しい問題が
生じる。
応じて、多数の層の金属相互接続を使用することが集積
回路における多数の装置構成要素への電気的相互接続を
提供するために必要となる。集積回路装置の複雑さの増
大は、部分的には、装置の特徴構造寸法（ｆｅａｔｕｒ
ｅ ｓｉｚｅｓ）および間隔を低減することにより達成
される。寸法が低減された特徴的構造の内には相互接続
金属ラインおよびそこを通って金属ラインがお互いに対
し、かつ基板の装置領域に対し電気的コンタクトを行う
ビア開口の幅および間隔がある。特徴的構造寸法が低減
されるに応じて、半導体装置を経済的にかつ信頼性よく
製造するために解決されなければならない新しい問題が
生じる。
【０００３】装置の特徴的構造の寸法の低減にはしばし
ばビア開口のアスペクト比の付随する増大が伴う。ビア
開口のアスペクト比は該開口の深さを該開口の幅によっ
て除算したものとして定義される。ビア開口のアスペク
ト比が増大するに応じて、該ビアにおける適切な底部面
のカバレージを達成するために新しい装置メタリゼイシ
ョン工程が必要とされる。伝統的な化学蒸着（ＣＶＤ）
プロセスは高いアスペクト比のビアの底部面を完全にカ
バーするための十分な順応性または適合性（ｃｏｎｆｏ
ｒｍａｌｉｔｙ）を有する金属膜を提供しない。さら
に、伝統的な物理的蒸着（ＰＶＤ）またはスパッタリン
グ技術も高いアスペクト比のビアの側壁および底部面の
適切な金属カバレージを提供していなかった。従って、
超大規模集積（ＶＬＳＩ）装置におけるビアを形成する
ための典型的な方法は化学蒸着および平坦化プロセスの
組合わせを使用してビアに高融点金属のプラグを形成す
ることである。該ビアプラグがいったん形成されると、
ＣＶＤおよびＰＶＤのような、伝統的な被着技術を使用
して前記プラグの上に金属層を被着することができる。
ばビア開口のアスペクト比の付随する増大が伴う。ビア
開口のアスペクト比は該開口の深さを該開口の幅によっ
て除算したものとして定義される。ビア開口のアスペク
ト比が増大するに応じて、該ビアにおける適切な底部面
のカバレージを達成するために新しい装置メタリゼイシ
ョン工程が必要とされる。伝統的な化学蒸着（ＣＶＤ）
プロセスは高いアスペクト比のビアの底部面を完全にカ
バーするための十分な順応性または適合性（ｃｏｎｆｏ
ｒｍａｌｉｔｙ）を有する金属膜を提供しない。さら
に、伝統的な物理的蒸着（ＰＶＤ）またはスパッタリン
グ技術も高いアスペクト比のビアの側壁および底部面の
適切な金属カバレージを提供していなかった。従って、
超大規模集積（ＶＬＳＩ）装置におけるビアを形成する
ための典型的な方法は化学蒸着および平坦化プロセスの
組合わせを使用してビアに高融点金属のプラグを形成す
ることである。該ビアプラグがいったん形成されると、
ＣＶＤおよびＰＶＤのような、伝統的な被着技術を使用
して前記プラグの上に金属層を被着することができる。
【０００４】上記ビアプラグの工程は高いアスペクト比
のビアを通して金属相互接続を形成するための効果的な
方法であるが、該工程は複雑でありかつタングステンの
ような高融点金属を使用することを必要とし、該高融点
金属は金属相互接続のために通常使用されるアルミニウ
ム合金のものと異なる導電性を有する。導電特性が同じ
でないことはエレクトロマイグレーションおよび他の現
象をひき起こす結果として金属相互接続構造にボイドを
形成することにつながる可能性がある。
のビアを通して金属相互接続を形成するための効果的な
方法であるが、該工程は複雑でありかつタングステンの
ような高融点金属を使用することを必要とし、該高融点
金属は金属相互接続のために通常使用されるアルミニウ
ム合金のものと異なる導電性を有する。導電特性が同じ
でないことはエレクトロマイグレーションおよび他の現
象をひき起こす結果として金属相互接続構造にボイドを
形成することにつながる可能性がある。
【０００５】改善された金属相互接続を提供するために
使用されかつプロセスの複雑さを最小にする現在の技術
はＰＶＤ被着金属およびＣＶＤ被着金属の組合わせを含
む。この組合わせはＰＶＤ被着プロセスが誘電体面上に
核形成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）を被着
する方法を提供するため有利である。ＣＶＤプロセスは
等方性の被着プロセスでありかつ従ってビア開口の充填
のために望ましい特性を有する。しかしながら、ＣＶＤ
被着金属を使用することの主な欠点は伝統的なＣＶＤプ
ロセスから得られる低い鏡面性および高度の表面粗さで
ある。低い鏡面性および高い表面粗さは高い分解能のフ
ォトリソグラフィーをＶＬＳＩ装置のための微細なライ
ンの相互接続を形成するのに必要なＣＶＤ被着金属層に
適用することを困難にする。
使用されかつプロセスの複雑さを最小にする現在の技術
はＰＶＤ被着金属およびＣＶＤ被着金属の組合わせを含
む。この組合わせはＰＶＤ被着プロセスが誘電体面上に
核形成層（ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）を被着
する方法を提供するため有利である。ＣＶＤプロセスは
等方性の被着プロセスでありかつ従ってビア開口の充填
のために望ましい特性を有する。しかしながら、ＣＶＤ
被着金属を使用することの主な欠点は伝統的なＣＶＤプ
ロセスから得られる低い鏡面性および高度の表面粗さで
ある。低い鏡面性および高い表面粗さは高い分解能のフ
ォトリソグラフィーをＶＬＳＩ装置のための微細なライ
ンの相互接続を形成するのに必要なＣＶＤ被着金属層に
適用することを困難にする。
【０００６】
【発明が解決しようとする課題】より有用なＣＶＤ被着
金属膜を得るために、種々の下層のＰＶＤ金属層がＣＶ
Ｄとともに使用するために開発されてきた。しかしなが
ら、従来技術の下層のＰＶＤ膜は高い分解能の微細な相
互接続パターンを得るのに必要な程度まで上に横たわる
ＣＶＤ被着金属膜の鏡面性および表面粗さを向上させな
かった。従って、高い鏡面性および低い表面粗さを有す
る金属膜の製造のための改善された処理方法の必要性が
存在する。
金属膜を得るために、種々の下層のＰＶＤ金属層がＣＶ
Ｄとともに使用するために開発されてきた。しかしなが
ら、従来技術の下層のＰＶＤ膜は高い分解能の微細な相
互接続パターンを得るのに必要な程度まで上に横たわる
ＣＶＤ被着金属膜の鏡面性および表面粗さを向上させな
かった。従って、高い鏡面性および低い表面粗さを有す
る金属膜の製造のための改善された処理方法の必要性が
存在する。
【０００７】
【課題を解決するための手段】本発明を実施するうえで
半導体装置におけるＣＶＤアルミニウム層を製造するプ
ロセスが提供され、該プロセスにおいてはＣＶＤアルミ
ニウム膜が高い鏡面性および低い表面粗さをもって形成
される。本発明に従って形成されたＣＶＤ被着アルミニ
ウム膜は高い分解能のフォトリソグラフ技術によってパ
ターニングし集積回路装置における金属相互接続リード
を形成することができる。本発明の１実施形態では、そ
の上に誘電体層を有する基板が提供される。該基板は不
活性雰囲気中におかれかつ前記誘電体層の上にチタニウ
ム膜がスパッタリングされる。次に、前記基板を不活性
雰囲気中に維持する一方で、第１のアルミニウム膜が前
記チタニウム膜の上にスパッタリングされる。化学蒸着
被着される第２のアルミニウム層が前記第１のアルミニ
ウム膜の上に形成され、この場合該第２のアルミニウム
膜は前記第１のアルミニウム膜と直接接触している。本
発明のプロセスは前記第１のアルミニウム膜の鏡面性お
よび表面粗さを前記第２のアルミニウム膜にわたり伝搬
させ高い鏡面性および低い表面粗さを有する化学蒸着さ
れたアルミニウム層を生成する。
半導体装置におけるＣＶＤアルミニウム層を製造するプ
ロセスが提供され、該プロセスにおいてはＣＶＤアルミ
ニウム膜が高い鏡面性および低い表面粗さをもって形成
される。本発明に従って形成されたＣＶＤ被着アルミニ
ウム膜は高い分解能のフォトリソグラフ技術によってパ
ターニングし集積回路装置における金属相互接続リード
を形成することができる。本発明の１実施形態では、そ
の上に誘電体層を有する基板が提供される。該基板は不
活性雰囲気中におかれかつ前記誘電体層の上にチタニウ
ム膜がスパッタリングされる。次に、前記基板を不活性
雰囲気中に維持する一方で、第１のアルミニウム膜が前
記チタニウム膜の上にスパッタリングされる。化学蒸着
被着される第２のアルミニウム層が前記第１のアルミニ
ウム膜の上に形成され、この場合該第２のアルミニウム
膜は前記第１のアルミニウム膜と直接接触している。本
発明のプロセスは前記第１のアルミニウム膜の鏡面性お
よび表面粗さを前記第２のアルミニウム膜にわたり伝搬
させ高い鏡面性および低い表面粗さを有する化学蒸着さ
れたアルミニウム層を生成する。
【０００８】
【発明の実施の形態】本発明は高い膜の鏡面性（ミラー
様の品質）および低い表面粗さを有する金属層のプロセ
スまたは製造を可能にする。本発明のプロセスは、さら
に、高いアスペクト比を有する開口を充填するように金
属層を適合性または順応性をもって被着する方法を提供
する。本発明に従って形成される金属膜は高い分解能の
リソグラフ技術によってパターニングし集積回路装置に
おける微細な金属リードを形成することができる。さら
に、本発明によって提供される高度の金属段差カバレー
ジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）はマルチレベル金属
装置における高融点金属プラグの必要性を除去する。改
善された反射性および低い表面粗さの双方がその上に金
属相互接続が形成される化合物核形成層を形成すること
によって得られる。本発明の利点は好ましいプロセスの
実施形態の以下の説明からより完全に理解することがで
き、以下の好ましいプロセスの実施形態ではすべての処
理工程は真空の下で、かつ不活性雰囲気の下で行われ
る。
様の品質）および低い表面粗さを有する金属層のプロセ
スまたは製造を可能にする。本発明のプロセスは、さら
に、高いアスペクト比を有する開口を充填するように金
属層を適合性または順応性をもって被着する方法を提供
する。本発明に従って形成される金属膜は高い分解能の
リソグラフ技術によってパターニングし集積回路装置に
おける微細な金属リードを形成することができる。さら
に、本発明によって提供される高度の金属段差カバレー
ジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）はマルチレベル金属
装置における高融点金属プラグの必要性を除去する。改
善された反射性および低い表面粗さの双方がその上に金
属相互接続が形成される化合物核形成層を形成すること
によって得られる。本発明の利点は好ましいプロセスの
実施形態の以下の説明からより完全に理解することがで
き、以下の好ましいプロセスの実施形態ではすべての処
理工程は真空の下で、かつ不活性雰囲気の下で行われ
る。
【０００９】図１には、本発明を実施するのに有用な例
示的な処理装置の概略図が示されている。処理装置１０
は複数の処理チェンバによって囲まれた移送チェンバ
（ｔｒａｎｓｆｅｒ ｃｈａｍｂｅｒ）１２を含む。ロ
ードロック（ｌｏａｄ ｌｏｃｋ）１４が半導体ウエー
ハを移送チェンバ１２にかつ移送チェンバ１２から転送
するために設けられている。移送チェンバ１２内では、
ウエーハ輸送メカニズム１６が半導体基板を移送チェン
バ１２を囲む種々の処理チェンバへと転送する。
示的な処理装置の概略図が示されている。処理装置１０
は複数の処理チェンバによって囲まれた移送チェンバ
（ｔｒａｎｓｆｅｒ ｃｈａｍｂｅｒ）１２を含む。ロ
ードロック（ｌｏａｄ ｌｏｃｋ）１４が半導体ウエー
ハを移送チェンバ１２にかつ移送チェンバ１２から転送
するために設けられている。移送チェンバ１２内では、
ウエーハ輸送メカニズム１６が半導体基板を移送チェン
バ１２を囲む種々の処理チェンバへと転送する。
【００１０】図１に示される概略図において、第１の処
理チェンバ１８はロードロックチェンバ１４から時計回
り方向に移送チェンバ１２に隣接して所在する。第２、
第３および第４の処理チェンバ、それぞれ、２０，２２
および２４は第１の処理チェンバ１８から時計回り方向
に移送チェンバ１２に隣接して所在する。すべての処理
チェンバはおのおのの処理チェンバと移送チェンバ１２
の間の壁部に位置する真空密封ドア（図示せず）を通し
てアクセスできる。ウエーハ移送メカニズム１６は、そ
れ自身を半導体基板を処理チェンバ内へ移送するために
おのおのの処理チェンバと、かつロードロックチェンバ
１４と整列させるように回転することができる。処理装
置１０における各チェンバはおのおののチェンバに取り
付けられた真空ラインおよび独立の真空ポンプ（図示せ
ず）によって所望の圧力に独立に排気することができ
る。さらに、おのおのの処理チェンバは意図する処理を
行うのに必要なプロセスガス（図示せず）を独立に供給
される。
理チェンバ１８はロードロックチェンバ１４から時計回
り方向に移送チェンバ１２に隣接して所在する。第２、
第３および第４の処理チェンバ、それぞれ、２０，２２
および２４は第１の処理チェンバ１８から時計回り方向
に移送チェンバ１２に隣接して所在する。すべての処理
チェンバはおのおのの処理チェンバと移送チェンバ１２
の間の壁部に位置する真空密封ドア（図示せず）を通し
てアクセスできる。ウエーハ移送メカニズム１６は、そ
れ自身を半導体基板を処理チェンバ内へ移送するために
おのおのの処理チェンバと、かつロードロックチェンバ
１４と整列させるように回転することができる。処理装
置１０における各チェンバはおのおののチェンバに取り
付けられた真空ラインおよび独立の真空ポンプ（図示せ
ず）によって所望の圧力に独立に排気することができ
る。さらに、おのおのの処理チェンバは意図する処理を
行うのに必要なプロセスガス（図示せず）を独立に供給
される。
【００１１】中央移送チェンバの回りに複数の処理チェ
ンバを配置することは半導体基板が該半導体基板を周囲
雰囲気条件にさらすことなく１つの処理チェンバから次
のものへと移送できるようにする。これは本発明の重要
な特徴であって、それは通常半導体装置の製造に使用さ
れる数多くの金属は周囲雰囲気の酸素と急速に反応して
露出した金属面の上に酸化物層を形成するからである。
露出した金属面の上に酸化物層を形成することは望まし
くなく、それは酸化物層は前に形成された露出した金属
面の上の新しい金属層の核形成を妨げることがあるから
である。さらに、半導体製造において通常使用される金
属の酸化物は導電性ではなくかつそれらの形成は装置の
製造の間に形成される金属の接合部における電気的抵抗
を増大させることにつながる。
ンバを配置することは半導体基板が該半導体基板を周囲
雰囲気条件にさらすことなく１つの処理チェンバから次
のものへと移送できるようにする。これは本発明の重要
な特徴であって、それは通常半導体装置の製造に使用さ
れる数多くの金属は周囲雰囲気の酸素と急速に反応して
露出した金属面の上に酸化物層を形成するからである。
露出した金属面の上に酸化物層を形成することは望まし
くなく、それは酸化物層は前に形成された露出した金属
面の上の新しい金属層の核形成を妨げることがあるから
である。さらに、半導体製造において通常使用される金
属の酸化物は導電性ではなくかつそれらの形成は装置の
製造の間に形成される金属の接合部における電気的抵抗
を増大させることにつながる。
【００１２】図２は、断面図で、本発明に従ってすでに
いくつかの工程を行った半導体基板２５の一部を示す。
半導体基板２５の面上には誘電体層２６が横たわってい
る。開口２８が半導体基板２５の表面部分３５を露出し
ている。説明の目的で、半導体基板２５の断面表現は大
幅に単純化されている。本発明は半導体装置の処理の種
々の段階において使用される種々の誘電体材料に開口２
８を形成することを考えている。さらに、半導体基板２
５は連続的な物体（ｂｏｄｙ）として示されているが、
半導体基板２５は一般に半導体装置の製造の間における
数多くの異なる段階での半導体装置を表すものと考えて
いる。例えば、誘電体層２６は半導体装置の第１の導体
レベルで形成されたトランジスタおよびキャパシタその
他の上に設けられる第１の誘電体層とすることができ、
あるいは数多くのトランジスタ装置、容量装置、抵抗、
その他の上に横たわる第１の金属層の上に形成された中
間レベル誘電体（ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃ
ｔｒｉｃ：ＩＬＤ）層とすることができる。さらに、開
口２８は単結晶シリコン基板の一部を露出する開口、あ
るいは単結晶シリコン本体に形成された高融点金属シリ
サイド領域、その他とすることができる。さらに、表面
部分３０は複数の金属層の間にビア開口を形成する目的
のためのパターニングされた金属リードの一部とするこ
とができる。
いくつかの工程を行った半導体基板２５の一部を示す。
半導体基板２５の面上には誘電体層２６が横たわってい
る。開口２８が半導体基板２５の表面部分３５を露出し
ている。説明の目的で、半導体基板２５の断面表現は大
幅に単純化されている。本発明は半導体装置の処理の種
々の段階において使用される種々の誘電体材料に開口２
８を形成することを考えている。さらに、半導体基板２
５は連続的な物体（ｂｏｄｙ）として示されているが、
半導体基板２５は一般に半導体装置の製造の間における
数多くの異なる段階での半導体装置を表すものと考えて
いる。例えば、誘電体層２６は半導体装置の第１の導体
レベルで形成されたトランジスタおよびキャパシタその
他の上に設けられる第１の誘電体層とすることができ、
あるいは数多くのトランジスタ装置、容量装置、抵抗、
その他の上に横たわる第１の金属層の上に形成された中
間レベル誘電体（ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃ
ｔｒｉｃ：ＩＬＤ）層とすることができる。さらに、開
口２８は単結晶シリコン基板の一部を露出する開口、あ
るいは単結晶シリコン本体に形成された高融点金属シリ
サイド領域、その他とすることができる。さらに、表面
部分３０は複数の金属層の間にビア開口を形成する目的
のためのパターニングされた金属リードの一部とするこ
とができる。
【００１３】図３に示されるように、開口２８を形成し
た後に、誘電体層２６および表面部分３０の上に横たわ
って複合核形成層３２が形成される。好ましくは、複合
核形成層３２はスパッタリングされたチタニウム層３４
および上に横たわるスパッタリングされたアルミニウム
層３６から構成される。
た後に、誘電体層２６および表面部分３０の上に横たわ
って複合核形成層３２が形成される。好ましくは、複合
核形成層３２はスパッタリングされたチタニウム層３４
および上に横たわるスパッタリングされたアルミニウム
層３６から構成される。
【００１４】複合核形成層３２は誘電体層２６および開
口２８の上に横たわって高い鏡面性および低い表面粗さ
を有する面を提供する。本発明によれば、複合核形成層
３２は好ましくは化学蒸着によって形成されるアルミニ
ウム金属層３８の形成の核を形成するために使用され
る。化学蒸着プロセスの間に、アルミニウム原子が引き
続く層において核形成層３２の表面に付着する。アルミ
ニウム金属層３８が成長するに応じて、複合核形成層３
２の高い鏡面性および低い表面粗さがアルミニウム金属
層３８にわたり伝搬する。化学蒸着プロセスの完了に応
じて、アルミニウム金属層３８は下に横たわる複合核形
成層３２と同じ高い鏡面性および低い表面粗さを示す。
さらに、化学蒸着プロセスの等方性の被着特性のため、
開口２８は化学蒸着される金属によって完全に満たされ
る。
口２８の上に横たわって高い鏡面性および低い表面粗さ
を有する面を提供する。本発明によれば、複合核形成層
３２は好ましくは化学蒸着によって形成されるアルミニ
ウム金属層３８の形成の核を形成するために使用され
る。化学蒸着プロセスの間に、アルミニウム原子が引き
続く層において核形成層３２の表面に付着する。アルミ
ニウム金属層３８が成長するに応じて、複合核形成層３
２の高い鏡面性および低い表面粗さがアルミニウム金属
層３８にわたり伝搬する。化学蒸着プロセスの完了に応
じて、アルミニウム金属層３８は下に横たわる複合核形
成層３２と同じ高い鏡面性および低い表面粗さを示す。
さらに、化学蒸着プロセスの等方性の被着特性のため、
開口２８は化学蒸着される金属によって完全に満たされ
る。
【００１５】アルミニウム金属層３８の高い鏡面性およ
び低い表面粗さはアルミニウム金属層３８を複雑な集積
回路の種々の機能要素を相互接続する微細な金属リード
へとパターニングするために高い分解能のリソグラフ技
術を適用可能にする。さらに、本発明のプロセスはマル
チレベル金属装置における金属相互接続を形成するため
に、開口２８のような、高いアスペクト比の開口を完全
に充填できるようにする。
び低い表面粗さはアルミニウム金属層３８を複雑な集積
回路の種々の機能要素を相互接続する微細な金属リード
へとパターニングするために高い分解能のリソグラフ技
術を適用可能にする。さらに、本発明のプロセスはマル
チレベル金属装置における金属相互接続を形成するため
に、開口２８のような、高いアスペクト比の開口を完全
に充填できるようにする。
【００１６】複合核形成層３２がその形態特性（ｍｏｒ
ｐｈｏｌｏｇｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ）を上に
横たわるＣＶＤ被着された金属層へと伝搬できることは
不活性の高真空環境における種々の金属層の完全な処理
に依存する。図１に示される処理装置１０に関連して好
ましいプロセスが示される。開口２８を形成した後、半
導体基板２５はロードロックチェンバ１４を通して移送
チェンバ１２内へ移送される。第１の処理チェンバ１８
において初期エッチング工程を行い前記表面部分３０か
ら酸化物を除去することができる。該初期エッチング工
程は製造されている特定の電気的相互接続構造に応じて
必要とされあるいは必要でないかもしれない。次に、半
導体基板２５がウエーハ移送メカニズム１６によって第
２の処理チェンバ２０へと移送されかつチタニウム層３
４がＰＶＤ被着によって半導体基板２５の上に被着され
る。好ましい実施形態では、チタニウム層３４は約２０
０℃より低い温度で約２００〜５００オングストローム
の厚さまでスパッタ被着される。
ｐｈｏｌｏｇｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ）を上に
横たわるＣＶＤ被着された金属層へと伝搬できることは
不活性の高真空環境における種々の金属層の完全な処理
に依存する。図１に示される処理装置１０に関連して好
ましいプロセスが示される。開口２８を形成した後、半
導体基板２５はロードロックチェンバ１４を通して移送
チェンバ１２内へ移送される。第１の処理チェンバ１８
において初期エッチング工程を行い前記表面部分３０か
ら酸化物を除去することができる。該初期エッチング工
程は製造されている特定の電気的相互接続構造に応じて
必要とされあるいは必要でないかもしれない。次に、半
導体基板２５がウエーハ移送メカニズム１６によって第
２の処理チェンバ２０へと移送されかつチタニウム層３
４がＰＶＤ被着によって半導体基板２５の上に被着され
る。好ましい実施形態では、チタニウム層３４は約２０
０℃より低い温度で約２００〜５００オングストローム
の厚さまでスパッタ被着される。
【００１７】処理は半導体基板２５を第２の処理チェン
バ２０から第３の処理チェンバ２２へとウエーハ移送メ
カニズム１６を使用して移送することによって続けられ
る。第３の処理チェンバ２２においては、アルミニウム
の層がチタニウム層３４の上にＰＶＤ被着される。好ま
しい実施形態では、アルミニウム層３６は約０．５〜
２．０重量パーセントの銅を有するスパッタ被着された
アルミニウム−銅合金である。前記ＰＶＤプロセスは再
び半導体基板２５のすべての面の上に横たわる一様な厚
さを有する適合的または順応的な金属の層を再び被着す
ることが重要である。好ましい実施形態では、アルミニ
ウム層３６は約４００〜６００オングストロームの厚さ
までスパッタリングされる。
バ２０から第３の処理チェンバ２２へとウエーハ移送メ
カニズム１６を使用して移送することによって続けられ
る。第３の処理チェンバ２２においては、アルミニウム
の層がチタニウム層３４の上にＰＶＤ被着される。好ま
しい実施形態では、アルミニウム層３６は約０．５〜
２．０重量パーセントの銅を有するスパッタ被着された
アルミニウム−銅合金である。前記ＰＶＤプロセスは再
び半導体基板２５のすべての面の上に横たわる一様な厚
さを有する適合的または順応的な金属の層を再び被着す
ることが重要である。好ましい実施形態では、アルミニ
ウム層３６は約４００〜６００オングストロームの厚さ
までスパッタリングされる。
【００１８】最終的な被着工程においては、半導体基板
２５は第３の処理チェンバ２２から第４の処理チェンバ
２４へと移送される。第４の処理チェンバ２４において
は、ＣＶＤ被着プロセスが行われてアルミニウム金属層
３８を複合核形成層３２の上に被着する。ＣＶＤ被着工
程の完了に応じて、半導体基板２５がロードロックチェ
ンバ１４を通して周囲雰囲気へと戻される。
２５は第３の処理チェンバ２２から第４の処理チェンバ
２４へと移送される。第４の処理チェンバ２４において
は、ＣＶＤ被着プロセスが行われてアルミニウム金属層
３８を複合核形成層３２の上に被着する。ＣＶＤ被着工
程の完了に応じて、半導体基板２５がロードロックチェ
ンバ１４を通して周囲雰囲気へと戻される。
【００１９】上述のマルチレイヤ金属被着プロセスのす
べての段階において、半導体基板２５が高い真空状態
に、かつさらに、ＰＶＤ被着チェンバにおいて不活性雰
囲気状態の下に維持されることに注目することが重要で
ある。すべての被着工程および移送工程を高い真空の下
で行うことにより、いずれの露出した金属面の上の酸化
物層の形成も避けられる。酸化物形成を避けることによ
り、本発明のマルチステップ金属被着プロセスにわたり
おのおのの金属層の清潔な（ｐｒｉｓｔｉｎｅ）面が維
持される。
べての段階において、半導体基板２５が高い真空状態
に、かつさらに、ＰＶＤ被着チェンバにおいて不活性雰
囲気状態の下に維持されることに注目することが重要で
ある。すべての被着工程および移送工程を高い真空の下
で行うことにより、いずれの露出した金属面の上の酸化
物層の形成も避けられる。酸化物形成を避けることによ
り、本発明のマルチステップ金属被着プロセスにわたり
おのおのの金属層の清潔な（ｐｒｉｓｔｉｎｅ）面が維
持される。
【００２０】前記ＰＶＤプロセスは第２および第３の処
理チェンバ２０および２２において行われ、種々のスパ
ッタリング方法によって達成できる。例えば、チタニウ
ム層３４およびアルミニウム層３６は１００〜２０，０
００ワットの範囲のターゲット電力および約０〜約５０
０℃の範囲の温度条件を使用して１〜２０ミリトールの
範囲の処理圧力で伝統的なスパッタリングによって被着
することができる。好ましくは、前記スパッタリングプ
ロセスはアルゴン周囲雰囲気中で行われる。あるいは、
キセノンまたはクリプトンガス雰囲気を使用できる。あ
るいは、前記スパッタリングシステムは４００キロヘル
ツ〜６０メガヘルツのコイル周波数および０〜６００メ
ガヘルツのペデスタル周波数で動作する誘導結合プラズ
マ（ＩＣＰ）スパッタリング装置とすることができる。
該ＩＣＰ装置におけるターゲットは約５００〜２０，０
００ワットのＲＦ電力で給電されかつチェンバは約２０
〜５００℃の温度で５〜１００ミリトールに維持され
る。さらに、約２．４５ギガヘルツで動作し約８７５ガ
ウスの磁束密度を発生する磁気コイルを備えた電子サイ
クロトロン共鳴（ＥＣＲ）スパッタリングプロセスを使
用することができる。該ＥＣＲプロセスは約０．２〜約
５．０ミリトールのチェンバ圧力および０〜４００℃の
温度で行われる。さらに、５０〜２，０００ワットのＲ
Ｆからマイクロ波電力が入力される。
理チェンバ２０および２２において行われ、種々のスパ
ッタリング方法によって達成できる。例えば、チタニウ
ム層３４およびアルミニウム層３６は１００〜２０，０
００ワットの範囲のターゲット電力および約０〜約５０
０℃の範囲の温度条件を使用して１〜２０ミリトールの
範囲の処理圧力で伝統的なスパッタリングによって被着
することができる。好ましくは、前記スパッタリングプ
ロセスはアルゴン周囲雰囲気中で行われる。あるいは、
キセノンまたはクリプトンガス雰囲気を使用できる。あ
るいは、前記スパッタリングシステムは４００キロヘル
ツ〜６０メガヘルツのコイル周波数および０〜６００メ
ガヘルツのペデスタル周波数で動作する誘導結合プラズ
マ（ＩＣＰ）スパッタリング装置とすることができる。
該ＩＣＰ装置におけるターゲットは約５００〜２０，０
００ワットのＲＦ電力で給電されかつチェンバは約２０
〜５００℃の温度で５〜１００ミリトールに維持され
る。さらに、約２．４５ギガヘルツで動作し約８７５ガ
ウスの磁束密度を発生する磁気コイルを備えた電子サイ
クロトロン共鳴（ＥＣＲ）スパッタリングプロセスを使
用することができる。該ＥＣＲプロセスは約０．２〜約
５．０ミリトールのチェンバ圧力および０〜４００℃の
温度で行われる。さらに、５０〜２，０００ワットのＲ
Ｆからマイクロ波電力が入力される。
【００２１】アルミニウム金属層３８を形成するために
使用されるＣＶＤプロセスは好ましくは約２１５〜約３
２５℃で約５００ミリトール〜約６０トールのチェンバ
圧力で行われる。好ましくは、第４の処理チェンバ２４
においてアルミニウム膜を被着するために金属プレカー
ソルジメチルアルミニウムハイドライド（ＤＭＡＨ）が
使用される。あるいは、トリイソブチルアルミニウム
（ｔｒｉｉｓｏｂｕｔｙｌ ａｌｕｍｉｎｕｍ）、トリ
メチルアルミニウム（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉ
ｎｕｍ）、ジメチルアルミニウムアレン（ｄｉｍｅｔｈ
ｙｌ ａｌｕｍｉｎｕｍ ａｌａｎｅ）、トリエチルア
ルミニウム（ｔｒｉｅｔｈｙｌ ａｌｕｍｉｎｕｍ）、
アルミニウムモノクロライド（ａｌｕｍｉｎｕｍ ｍｏ
ｎｏｃｈｌｏｒｉｄｅ）、その他のような、他のプレカ
ーソルを使用することもできる。さらに、前述のすべて
のプレカーソルは種々の濃度で銅と組み合せてアルミニ
ウム−銅合金を形成することもできる。
使用されるＣＶＤプロセスは好ましくは約２１５〜約３
２５℃で約５００ミリトール〜約６０トールのチェンバ
圧力で行われる。好ましくは、第４の処理チェンバ２４
においてアルミニウム膜を被着するために金属プレカー
ソルジメチルアルミニウムハイドライド（ＤＭＡＨ）が
使用される。あるいは、トリイソブチルアルミニウム
（ｔｒｉｉｓｏｂｕｔｙｌ ａｌｕｍｉｎｕｍ）、トリ
メチルアルミニウム（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉ
ｎｕｍ）、ジメチルアルミニウムアレン（ｄｉｍｅｔｈ
ｙｌ ａｌｕｍｉｎｕｍ ａｌａｎｅ）、トリエチルア
ルミニウム（ｔｒｉｅｔｈｙｌ ａｌｕｍｉｎｕｍ）、
アルミニウムモノクロライド（ａｌｕｍｉｎｕｍ ｍｏ
ｎｏｃｈｌｏｒｉｄｅ）、その他のような、他のプレカ
ーソルを使用することもできる。さらに、前述のすべて
のプレカーソルは種々の濃度で銅と組み合せてアルミニ
ウム−銅合金を形成することもできる。
【００２２】図４は、従来技術の３つのプロセスに対す
るおよび本発明のプロセスに対する反射率対アルミニウ
ムの厚さのグラフである。縦軸は反射率が４８０ナノメ
ートルの波長で測定された純粋の単結晶シリコン基準の
標準に対して測定されたスケーリングされた基準数を示
す。水平軸は本発明のものと比較した従来技術の種々の
核形成層の上のＣＶＤ被着されたアルミニウム層の厚さ
を表す。反射率の測定はアメリカ合衆国、カリフォルニ
ア州、サンタ・クララのプロメトリクス・コーポレイシ
ョン（Ｐｒｏｍｅｔｒｉｘ，Ｃｏｒｐ．）によって製造
されたモデルＦＴ７５０型反射率計を使用して行われ
た。プロットされたライン４０，４２および４４は従来
技術の３つの異なるプロセスに対する化学蒸着されたア
ルミニウムの厚さの関数として反射率を示す。これに対
し、ライン４６は本発明のプロセスに対する化学蒸着さ
れたアルミニウムの厚さに対する反射率のプロットを示
す。
るおよび本発明のプロセスに対する反射率対アルミニウ
ムの厚さのグラフである。縦軸は反射率が４８０ナノメ
ートルの波長で測定された純粋の単結晶シリコン基準の
標準に対して測定されたスケーリングされた基準数を示
す。水平軸は本発明のものと比較した従来技術の種々の
核形成層の上のＣＶＤ被着されたアルミニウム層の厚さ
を表す。反射率の測定はアメリカ合衆国、カリフォルニ
ア州、サンタ・クララのプロメトリクス・コーポレイシ
ョン（Ｐｒｏｍｅｔｒｉｘ，Ｃｏｒｐ．）によって製造
されたモデルＦＴ７５０型反射率計を使用して行われ
た。プロットされたライン４０，４２および４４は従来
技術の３つの異なるプロセスに対する化学蒸着されたア
ルミニウムの厚さの関数として反射率を示す。これに対
し、ライン４６は本発明のプロセスに対する化学蒸着さ
れたアルミニウムの厚さに対する反射率のプロットを示
す。
【００２３】ライン４０は下に横たわるチタニウムおよ
びチタニウムナイトライドの複合層の上に化学蒸着被着
されたアルミニウムの反射率特性を示す。前記チタニウ
ムは４００オングストロームの厚さを有しかつ前記チタ
ニウムナイトライドは８００オングストロームの厚さを
有する。ライン４２は１，０００オングストロームのス
パッタリングされたアルミニウムの上に化学蒸着被着さ
れたアルミニウムの反射率特性を示し、かつライン４４
は４００オングストロームのチタニウムの上に化学蒸着
被着されたアルミニウムの反射率特性を示す。図４のプ
ロットに示されるように、本発明に従って形成された化
学蒸着被着膜は示された種々の従来技術のプロセスに対
して反射率のかなりの増大を示している。ライン４６に
よって示された反射率データは５００オングストローム
のスパッタリングされたアルミニウムの下に横たわる４
００オングストロームのチタニウムの複合核形成層の上
に化学蒸着被着されたアルミニウムから取られている。
びチタニウムナイトライドの複合層の上に化学蒸着被着
されたアルミニウムの反射率特性を示す。前記チタニウ
ムは４００オングストロームの厚さを有しかつ前記チタ
ニウムナイトライドは８００オングストロームの厚さを
有する。ライン４２は１，０００オングストロームのス
パッタリングされたアルミニウムの上に化学蒸着被着さ
れたアルミニウムの反射率特性を示し、かつライン４４
は４００オングストロームのチタニウムの上に化学蒸着
被着されたアルミニウムの反射率特性を示す。図４のプ
ロットに示されるように、本発明に従って形成された化
学蒸着被着膜は示された種々の従来技術のプロセスに対
して反射率のかなりの増大を示している。ライン４６に
よって示された反射率データは５００オングストローム
のスパッタリングされたアルミニウムの下に横たわる４
００オングストロームのチタニウムの複合核形成層の上
に化学蒸着被着されたアルミニウムから取られている。
【００２４】図５には、本発明のプロセスと対比して従
来技術のプロセスについて、下に横たわる金属組成に対
するＣＶＤアルミニウム膜の表面粗さのグラフを示す。
縦軸はナノメートルで表面プロフィールの２乗平均（ｒ
ｏｕｔｅ ｍｅａｎ ｓｑｕａｒｅ）を示す。水平軸は
図４に示される従来技術の３つのプロセスに対する、お
よび本発明のプロセスに対するデータポイントを表す。
前記表面プロフィールはアメリカ合衆国、カリフォルニ
ア州、サンタ・バーバラのデジタル・インストルメンツ
・インコーポレイテッド（Ｄｉｇｉｔａｌ Ｉｎｓｔｕ
ｍｅｎｔｓ，Ｉｎｃ．）によって製造されたナノスコー
プＩＩＩ（Ｎａｎｏｓｃｏｐｅ ＩＩＩ）原子力顕微鏡
（ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｅ）
を使用して得られた。
来技術のプロセスについて、下に横たわる金属組成に対
するＣＶＤアルミニウム膜の表面粗さのグラフを示す。
縦軸はナノメートルで表面プロフィールの２乗平均（ｒ
ｏｕｔｅ ｍｅａｎ ｓｑｕａｒｅ）を示す。水平軸は
図４に示される従来技術の３つのプロセスに対する、お
よび本発明のプロセスに対するデータポイントを表す。
前記表面プロフィールはアメリカ合衆国、カリフォルニ
ア州、サンタ・バーバラのデジタル・インストルメンツ
・インコーポレイテッド（Ｄｉｇｉｔａｌ Ｉｎｓｔｕ
ｍｅｎｔｓ，Ｉｎｃ．）によって製造されたナノスコー
プＩＩＩ（Ｎａｎｏｓｃｏｐｅ ＩＩＩ）原子力顕微鏡
（ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｅ）
を使用して得られた。
【００２５】図５に示される従来技術の金属組成は図４
に示されたものと同じである。例えば、データポイント
４８は４００オングストロームのチタニウムの上の８０
０オングストロームのチタニウムナイトライドの下層膜
の上にＣＶＤ被着されたアルミニウム膜に対する表面粗
さの２乗平均を表している。データポイント５０は４０
０オングストロームのチタニウムの上にＣＶＤ被着され
たアルミニウム膜の表面粗さの２乗平均を表し、かつデ
ータポイント５２は１，０００オングストロームのスパ
ッタリングされたアルミニウムの上部においてＣＶＤ被
着されたアルミニウム層の表面粗さの２乗平均を示す。
本発明のプロセスに対する表面粗さの２乗平均はデータ
ポイント５４で示されている。図５に示されたグラフか
ら分かるように、本発明に従って製造されたアルミニウ
ム膜の表面粗さの２乗平均は従来技術に従って形成され
たアルミニウム層のものよりかなり小さい。
に示されたものと同じである。例えば、データポイント
４８は４００オングストロームのチタニウムの上の８０
０オングストロームのチタニウムナイトライドの下層膜
の上にＣＶＤ被着されたアルミニウム膜に対する表面粗
さの２乗平均を表している。データポイント５０は４０
０オングストロームのチタニウムの上にＣＶＤ被着され
たアルミニウム膜の表面粗さの２乗平均を表し、かつデ
ータポイント５２は１，０００オングストロームのスパ
ッタリングされたアルミニウムの上部においてＣＶＤ被
着されたアルミニウム層の表面粗さの２乗平均を示す。
本発明のプロセスに対する表面粗さの２乗平均はデータ
ポイント５４で示されている。図５に示されたグラフか
ら分かるように、本発明に従って製造されたアルミニウ
ム膜の表面粗さの２乗平均は従来技術に従って形成され
たアルミニウム層のものよりかなり小さい。
【００２６】なお、説明の簡略化および明瞭化のため
に、図面に示された各要素は必ずしも一定の尺度で描か
れていないことが理解できるであろう。例えば、いくつ
かの要素の寸法は他のものに対して誇張されている。さ
らに、適切と考えられる場合には、対応する要素を示す
ために参照番号が各図にわたり反復して使用されてい
る。
に、図面に示された各要素は必ずしも一定の尺度で描か
れていないことが理解できるであろう。例えば、いくつ
かの要素の寸法は他のものに対して誇張されている。さ
らに、適切と考えられる場合には、対応する要素を示す
ために参照番号が各図にわたり反復して使用されてい
る。
【００２７】
【発明の効果】当業者は、本発明の明白な利点は、タン
グステンプラグのような、高融点金属プラグを形成する
必要なしに、マルチレベル金属装置における金属層を相
互接続するために高いアスペクト比のビア開口において
アルミニウム層の制作が可能なことであることを理解す
るであろう。これはＶＬＳＩ集積回路におけるコンタク
ト形成のためにいくつかの利点を与える。タングステン
金属プラグを形成する必要性を除去することはマルチレ
ベル金属プロセスの複雑さを劇的に低減する。本発明の
相互結合技術はビア開口に高融点金属プラグを形成する
ために複数の処理工程を行なうのではなくアルミニウム
により高いアスペクト比のビアを直接充填することがで
きる。さらに、本発明に従って形成されたアルミニウム
金属層において実現される低い程度の表面粗さおよび高
い鏡面性は化学蒸着される金属を極めて小さな特徴構造
寸法を有する相互接続へとパターニングするために使用
される微細ラインリソグラフ技術を可能にする。
グステンプラグのような、高融点金属プラグを形成する
必要なしに、マルチレベル金属装置における金属層を相
互接続するために高いアスペクト比のビア開口において
アルミニウム層の制作が可能なことであることを理解す
るであろう。これはＶＬＳＩ集積回路におけるコンタク
ト形成のためにいくつかの利点を与える。タングステン
金属プラグを形成する必要性を除去することはマルチレ
ベル金属プロセスの複雑さを劇的に低減する。本発明の
相互結合技術はビア開口に高融点金属プラグを形成する
ために複数の処理工程を行なうのではなくアルミニウム
により高いアスペクト比のビアを直接充填することがで
きる。さらに、本発明に従って形成されたアルミニウム
金属層において実現される低い程度の表面粗さおよび高
い鏡面性は化学蒸着される金属を極めて小さな特徴構造
寸法を有する相互接続へとパターニングするために使用
される微細ラインリソグラフ技術を可能にする。
【００２８】従って、本発明により、前に述べた利点を
完全に満たす半導体装置におけるＣＶＤアルミニウム層
を製造するプロセスが提供されたことは明らかである。
本発明がその特定の例示的な実施形態に関して説明され
かつ示されたが、本発明はこれらの例示的な実施形態に
限定されるものでないと考える。当業者は本発明の精神
から離れることなく変更および修正を行うことができる
ことを認識するであろう。例えば、アルミニウム−シリ
コン、およびアルミニウム−シリコン−銅のような異な
るアルミニウム金属合金その他を本発明のプロセスによ
って形成することができる。従って、添付の特許請求の
範囲に含まれるかつそれらに等価なすべてのそのような
変更および修正は本発明に含まれるものと考える。
完全に満たす半導体装置におけるＣＶＤアルミニウム層
を製造するプロセスが提供されたことは明らかである。
本発明がその特定の例示的な実施形態に関して説明され
かつ示されたが、本発明はこれらの例示的な実施形態に
限定されるものでないと考える。当業者は本発明の精神
から離れることなく変更および修正を行うことができる
ことを認識するであろう。例えば、アルミニウム−シリ
コン、およびアルミニウム−シリコン−銅のような異な
るアルミニウム金属合金その他を本発明のプロセスによ
って形成することができる。従って、添付の特許請求の
範囲に含まれるかつそれらに等価なすべてのそのような
変更および修正は本発明に含まれるものと考える。
【図１】本発明を実施するのに有用なマルチチェンバ型
被着装置を示す概略的説明図である。
被着装置を示す概略的説明図である。
【図２】本発明に係わる処理工程における装置の状態を
示す断面図である。
示す断面図である。
【図３】本発明に係わる処理工程における装置の状態を
示す断面図である。
示す断面図である。
【図４】本発明および従来技術に従って形成された金属
膜に対する反射率対アルミニウムの厚さを示すグラフで
ある。
膜に対する反射率対アルミニウムの厚さを示すグラフで
ある。
【図５】従来技術のプロセスおよび本発明のプロセスに
ついて表面粗さ対金属組成の関係を示すグラフである。
ついて表面粗さ対金属組成の関係を示すグラフである。
１０ 処理装置 １２ 移送チェンバ １４ ロードロック １６ ウエーハ移送メカニズム １８ 第１の処理チェンバ ２０ 第２の処理チェンバ ２２ 第３の処理チェンバ ２４ 第４の処理チェンバ ２５ 半導体基板 ２６ 誘電体層 ２８ 開口 ３０ 表面部分 ３２ 複合核形成層 ３４ チタニウム層 ３６ アルミニウム層 ３８ アルミニウム金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロック・ブルメンサル アメリカ合衆国テキサス州78759、オース チン、コリーナ・レーン 6103
Claims (5)
- 【請求項１】 半導体装置におけるＣＶＤアルミニウム
層を製造する方法であって、 その上に誘電体層（２６）を有する基板（２５）を提供
する段階、 前記基板を不活性雰囲気中に配置する段階、 不活性雰囲気中で前記誘電体層の上にチタニウム膜（３
４）をスパッタリングする段階、 不活性雰囲気中で前記チタニウム膜の上に第１のアルミ
ニウム膜（３６）をスパッタリングする段階、そして不
活性雰囲気中で第２のアルミニウム膜（３８）を前記第
１のアルミニウム膜の上に化学蒸着する段階、 を具備し、前記第２のアルミニウム膜は前記第１のアル
ミニウム膜と直接接触していることを特徴とする、半導
体装置におけるＣＶＤアルミニウム層を製造する方法。 - 【請求項２】 前記基板を不活性雰囲気中に配置する段
階に先立ち前記誘電体層に開口（２８）を形成する段
階、 をさらに備え、前記開口は実質的に垂直の側壁および底
部面によって特徴づけられ、かつ前記第１のアルミニウ
ム層は前記側壁および前記底部面の上に横たわり、かつ
前記アルミニウム層は前記開口を充填していることを特
徴とする請求項１に記載の方法。 - 【請求項３】 半導体装置におけるＣＶＤアルミニウム
層を製造する方法であって、 一面を有する基板（２５）を提供する段階、 前記基板を不活性雰囲気中に配置する段階、 不活性雰囲気中で前記基板上にチタニウム層（３４）を
スパッタリングする段階、 不活性雰囲気中で前記チタニウム層の上に第１の金属組
成の核形成層（３６）をスパッタリングする段階であっ
て、前記核形成層は第１の結晶配向によって特徴づけら
れるもの、および前記第１の金属組成の金属膜（３８）
を前記核形成層の上に化学蒸着する段階、 を具備し、前記金属膜は前記核形成層と直接接触してお
り、かつ前記金属膜は前記第１の結晶配向によって特徴
づけられることを特徴とする半導体装置におけるＣＶＤ
アルミニウム層を製造する方法。 - 【請求項４】 前記第１の金属組成は実質的に純粋なア
ルミニウムおよびアルミニウム−銅合金からなるグルー
プから選択されることを特徴とする請求項３に記載の方
法。 - 【請求項５】 半導体装置におけるＣＶＤアルミニウム
層を製造する方法であって、 共通の移送チェンバ（１２）に隣接する複数の被着用チ
ェンバ（１８，２０，２２，２４）を有する被着装置
（１０）を提供する段階であって、各々のスパッタ被着
チェンバは不活性雰囲気の下に維持され、かつ前記共通
の移送チェンバは真空の下に維持されるもの、 前記基板を第１の被着チェンバ内に配置しかつチタニウ
ム層（３４）を前記基板上にスパッタリングする段階、 前記基板を前記移送チェンバを介して第２の被着チェン
バに移送する段階、前記チタニウム層の上に第１のアル
ミニウム層（３６）をスパッタリングする段階、 前記基板を前記移送チェンバを介して第３の被着チェン
バに移送する段階、そして第２のアルミニウム層（３
８）を前記第１のアルミニウム層の上に化学蒸着する段
階であって、前記第２のアルミニウム層は前記第１のア
ルミニウム層と直接接触しているもの、 を具備することを特徴とする半導体装置におけるＣＶＤ
アルミニウム層を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53436795A | 1995-09-27 | 1995-09-27 | |
| US08/534,367 | 1995-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115908A true JPH09115908A (ja) | 1997-05-02 |
Family
ID=24129737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273096A Pending JPH09115908A (ja) | 1995-09-27 | 1996-09-24 | 半導体装置におけるｃｖｄアルミニウム層を製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0766302A3 (ja) |
| JP (1) | JPH09115908A (ja) |
| KR (1) | KR970018001A (ja) |
| CN (1) | CN1150325A (ja) |
| SG (1) | SG42438A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515828B1 (ko) * | 2002-11-25 | 2005-09-21 | 삼성에스디아이 주식회사 | 전도성 박막 제조 방법 |
| WO2019213339A1 (en) * | 2018-05-04 | 2019-11-07 | Applied Materials, Inc. | Methods and apparatus for high reflectivity aluminum layers |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970072057A (ko) * | 1996-04-04 | 1997-11-07 | 윌리엄 비. 켐플러 | 반도체 제조 공정시 입자 성장을 제어하는 방법 |
| US6200433B1 (en) * | 1999-11-01 | 2001-03-13 | Applied Materials, Inc. | IMP technology with heavy gas sputtering |
| AU2002214283A1 (en) * | 2000-11-17 | 2002-05-27 | Tokyo Electron Limited | Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring |
| KR100395906B1 (ko) * | 2000-12-29 | 2003-08-27 | 주식회사 하이닉스반도체 | 반도체소자의 금속층 형성 방법 |
| CN104253087B (zh) * | 2014-04-18 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 铝金属工艺接触孔的填充方法 |
| CN105304510B (zh) * | 2014-07-22 | 2018-05-08 | 北京北方华创微电子装备有限公司 | 铝薄膜制备方法 |
| CN104282536B (zh) * | 2014-10-31 | 2017-05-24 | 丽晶美能（北京）电子技术有限公司 | 金属层的形成工艺 |
| CN105112976A (zh) * | 2015-07-31 | 2015-12-02 | 深圳市星火辉煌系统工程有限公司 | 一种cvd工装表面微弧改性工艺 |
| CN105736903B (zh) * | 2016-02-02 | 2018-05-01 | 上海交通大学 | 带有防溅屏结构的独立b型lng船液货舱绝热系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069199B2 (ja) * | 1984-07-18 | 1994-02-02 | 株式会社日立製作所 | 配線構造体およびその製造方法 |
| US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
| KR0127271B1 (ko) * | 1993-11-23 | 1998-04-02 | 김주용 | 반도체 소자의 금속배선 형성방법 |
-
1996
- 1996-09-04 SG SG1996010578A patent/SG42438A1/en unknown
- 1996-09-23 KR KR1019960043381A patent/KR970018001A/ko not_active Application Discontinuation
- 1996-09-24 JP JP8273096A patent/JPH09115908A/ja active Pending
- 1996-09-24 EP EP96115276A patent/EP0766302A3/en not_active Withdrawn
- 1996-09-27 CN CN96113088A patent/CN1150325A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515828B1 (ko) * | 2002-11-25 | 2005-09-21 | 삼성에스디아이 주식회사 | 전도성 박막 제조 방법 |
| WO2019213339A1 (en) * | 2018-05-04 | 2019-11-07 | Applied Materials, Inc. | Methods and apparatus for high reflectivity aluminum layers |
| JP2021521349A (ja) * | 2018-05-04 | 2021-08-26 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高反射率アルミニウム層のための方法および装置 |
| US11421318B2 (en) | 2018-05-04 | 2022-08-23 | Applied Materials, Inc. | Methods and apparatus for high reflectivity aluminum layers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1150325A (zh) | 1997-05-21 |
| EP0766302A3 (en) | 1998-05-13 |
| SG42438A1 (en) | 1997-08-15 |
| EP0766302A2 (en) | 1997-04-02 |
| KR970018001A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572072A (en) | Semiconductor device having a multi-layer metallization structure | |
| US6120844A (en) | Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer | |
| US5633199A (en) | Process for fabricating a metallized interconnect structure in a semiconductor device | |
| US6458684B1 (en) | Single step process for blanket-selective CVD aluminum deposition | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| JP3963494B2 (ja) | 半導体装置およびその形成方法 | |
| US6147402A (en) | Refractory metal capped low resistivity metal conductor lines and vias | |
| US5356836A (en) | Aluminum plug process | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| KR0144913B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
| JPH03202471A (ja) | 堆積膜形成法 | |
| KR100489920B1 (ko) | 통합된플러그/상호접속금속부를위해선택적cvda1을사용하는인슈트캐핑된알루미늄플러그(캡)형성방법 | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| JPH09115908A (ja) | 半導体装置におけるｃｖｄアルミニウム層を製造する方法 | |
| US6391774B1 (en) | Fabrication process of semiconductor device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP2003045878A (ja) | 半導体素子の配線形成方法 | |
| KR100560296B1 (ko) | 다층 금속박막의 제조 방법 | |
| US5989633A (en) | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| US20240258103A1 (en) | Plasma treatment of barrier and liner layers | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| JPH08153783A (ja) | 電気的接続部形成方法及び半導体装置の製造方法 | |
| KR20030048618A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2752961B2 (ja) | 堆積膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040830 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040908 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20041029 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20041029 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100520 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |