KR970017148A - 아날로그 배율기를 이용한 감마(γ) 보정 회로 - Google Patents

아날로그 배율기를 이용한 감마(γ) 보정 회로 Download PDF

Info

Publication number
KR970017148A
KR970017148A KR1019960001767A KR19960001767A KR970017148A KR 970017148 A KR970017148 A KR 970017148A KR 1019960001767 A KR1019960001767 A KR 1019960001767A KR 19960001767 A KR19960001767 A KR 19960001767A KR 970017148 A KR970017148 A KR 970017148A
Authority
KR
South Korea
Prior art keywords
voltage
input
input data
output
comparator
Prior art date
Application number
KR1019960001767A
Other languages
English (en)
Other versions
KR100202168B1 (ko
Inventor
윤상영
Original Assignee
구자홍
Lg 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자 주식회사 filed Critical 구자홍
Priority to US08/656,898 priority Critical patent/US5933199A/en
Publication of KR970017148A publication Critical patent/KR970017148A/ko
Application granted granted Critical
Publication of KR100202168B1 publication Critical patent/KR100202168B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치의 광학적 비선형성을 선형화시키는 아날로그 배율기 (Multiplier)를 이용한 감마(γ)보정회로로서, 입력 데이터 전압을 인가받아 기준 전압과 비교하여 입력 데이터 비교 신호를 출력하는 비교기와. 비교기의 출력신호인 입력 데이터 비교 신호를 입력받아 그 신호에 대응하는 웨이트 전압을 선택하여 출력 하는 제1아날로그 스위치와, 비교기의 출력신호인 입력 데이터 비교 신호를 입력받아 그 신호에 대응하는 보정 전압을 선택하여 출력하는 제2아날로그 스위치와, 입력 데이터 신호 전압과 상기 보전전압을 합산한 후에 상기 웨이트전압을 곱하여 출력전압을 발생하는 아날로그 배율기 (73)를 포함하여 이루어진다.

Description

아날로그 배율기를 이용한 감마(γ) 보정 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 아날로그 배율기를 이용한 감마(γ) 보정 회로의 블록도,
제8도의 (가) 및 (나)는 본 발명의 아날로그 스위치부의 회로도,
제9도는 모스 길버트셀(MOS Gilbert Cell)을 이용한 아날로그 배율기의 회로도,
제10도는 비교기의 회로도,
제11도는 비교기의 비교부 동작을 설명하기 위한 그래프,
제12도는 본 발명의 감마(γ) 보정 회로의 입출력 특성을 설명하기 위한 그래프.

Claims (8)

  1. 액정표시장치의 광학적 비선형성을 선형 화시키는 감마 보정회로로서, 입력 데이터 전압을 인가받아 기준전압과 비교하여 입력 데이터 비교 신호를 출력하는 비교기 (70)와, 상기 비교기 (70)로부터 입력 데이터 비교 신호를 입력받아 대응하는 웨이트 전압을 출력하는 제1아날로그 스위치(71)와, 상기 비교기(70)로부터 입력 데이터 비교 신호를 입력받아 대응하는 보정 전압을 출력하는 제2아날로그 스위치 (72)와, 입력 데이터 신호 전압과 상기 보전전압을 합산한 후에 상기 웨이트전압을 곱하여 출력전압을 발생하는 아날로그 배율기(73)를 포함하여 이루어지는 감마 보정회로.
  2. 제1항에 있어서, 상기 비교기 (70)는 두개의 제1 및 제2기준 전압과 입력 데이터 신호 전압을 비교하여 제1기준전압 보다 작은 범위, 제1기준 전압과 제2기준 전압사이 범위, 및 제2기준 전압보다 높은 범위를 구분 하여 세 범위 중 어느한 범위에 해당하는 지를 가르키는 입력 데이터 비교 신호를 출력하는 것을 특징으로 하는 감마 보정회로.
  3. 제2항에 있어서, 상기 비교기 (70)의 기준 전압의 수는 입력 데이터 전압과 팬널의 특성에 따라 조절하는 것을 특징으로 하는 감마 보정회로.
  4. 제1항에 있어서, 상기 제1아날로그 스위치 (71)는 소오스 단자 각각에 웨이트 전압 VBL, VBM, VBH이 각각 인가되고, 게이트 단자 각각에 상기 비교기 (70)의 출력인 입력 데이터 비교 신호가 각각 입력되며, 드레인 단자들을 함께 연결하여 출력 웨이트 전압 VB가 출력되는 제1, 2 및 제3 MOS FET로 구성되는 것을 특징으로 하는 감마 보정회로.
  5. 제1항에 있어서, 상기 제2아날로그 스위치 (72)는 소오스 단자 각각에 보정 전압 VC1, VC2, VC3가 각각 인가되고, 게이트 단자 각각에 상기 비교기 (70)의 출력인 입력 데이터 비교 신호가 각각 입력되며, 드레인 단자를 한데 연결하여 보정전압 Vc가 출력되는 제4, 5 및 제6 MOS FET를 포함하는 것을 특징으로 하는 감마 보정 회로.
  6. 제1항에 있어서, 상기 아날로그 배율기(73)는, 입력 데이터 신호와 상기 보정전압을 감산하여 제1입력전압을 발생하는 가산기와, 상기 제1입력전압을 제1입력으로 받고, 상기 웨이트 전압을 제2입력으로 받아서 제1입력전압과 제2입력전압을 곱한 전압을 출력하는 모스 길버트 셀를 포함하는 것을 특징으로 하는 감마 보정회로.
  7. 제1항에 있어서, 상기 아날로그 배율기 (73)는, 입력 데이터 신호와 상기 보정전압을 가산하여 제1입력전압을 발생하는 가산기와, 상기 제1입력전압을 제1입력으로 받고, 상기 웨이트 전압을 제2입력으로 받아서 제1입력전압과 제2입력전압을 곱한 전압을 출력하는 모스 길버트 셀를 포함하는 것을 특징으로 하는 감마 보정회로.
  8. 제1항에 있어서, 상기 웨이트 전압 VBL, VBM, VBH과 상기 보정 전압 VC1, VC2, VC3는 그 크기가 변화시킬 수 있는 것을 특징으로 하는 감마 보정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001767A 1995-09-13 1996-01-26 아날로그 배율기를 이용한 감마 보정회로 KR100202168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/656,898 US5933199A (en) 1995-09-15 1996-06-03 Gamma correction circuit using analog multiplier

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR101995030189 1995-09-13
KR95-30189 1995-09-15
KR19950030189 1995-09-15

Publications (2)

Publication Number Publication Date
KR970017148A true KR970017148A (ko) 1997-04-30
KR100202168B1 KR100202168B1 (ko) 1999-06-15

Family

ID=19426918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001767A KR100202168B1 (ko) 1995-09-13 1996-01-26 아날로그 배율기를 이용한 감마 보정회로

Country Status (1)

Country Link
KR (1) KR100202168B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462956B1 (ko) * 2000-10-04 2004-12-23 세이코 엡슨 가부시키가이샤 액정 표시 장치 및 그 구동 방법, 화상 신호 보정 회로 및 화상 신호 보정 방법, 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462956B1 (ko) * 2000-10-04 2004-12-23 세이코 엡슨 가부시키가이샤 액정 표시 장치 및 그 구동 방법, 화상 신호 보정 회로 및 화상 신호 보정 방법, 및 전자 기기

Also Published As

Publication number Publication date
KR100202168B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US7498879B2 (en) Summing comparator for higher order class D amplifiers
KR940001542A (ko) 저(low)전압 차동 회로
JPH06195483A (ja) 乗算回路
KR900010544A (ko) Rom테이블을 갖춘 역수연산회로
US5254889A (en) MOSFET analog multiplier
KR970017148A (ko) 아날로그 배율기를 이용한 감마(γ) 보정 회로
US5361219A (en) Data circuit for multiplying digital data with analog
KR0134919B1 (ko) 티에프티 액정표시장치 구동회로
KR970060029A (ko) 엘시디(lcd) 패널 구동을 위한 다계조 전압 발생 회로
US6122654A (en) Complex multiplication circuit
KR970075972A (ko) 박막 트랜지스터 액정 표시 장치의 구동 장치
KR970055711A (ko) 확산 스펙트럼 통신에 있어서 부드러운 핸드오프를 위한 장치
JP2007122605A (ja) インピーダンス回路、電源装置
JPH0595287A (ja) 減算回路および減算回路を備えるａ／ｄコンバータ
JPH07147518A (ja) 線形増幅装置
KR100235816B1 (ko) 시간/전압 변환방법 및 장치
KR970071014A (ko) 구동전압 검출회로
JPH10222598A (ja) パルス変調演算回路
JP3169721B2 (ja) 関数発生回路
KR100431629B1 (ko) 고속전류 스위치의 기준전압생성회로
KR0134485B1 (ko) 액정 디스플레이 장치의 감마 보정 회로
KR100483381B1 (ko) 액정표시장치의계조전압발생회로
KR970002827A (ko) 액정표시소자의 크로스토크 보상회로 및 그 구동방법
SU667971A1 (ru) Множительное устройство
Abouchi et al. Reduction of Power Stage THD by Adding Output Capacitance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 17

EXPY Expiration of term