SU667971A1 - Множительное устройство - Google Patents

Множительное устройство

Info

Publication number
SU667971A1
SU667971A1 SU772472530A SU2472530A SU667971A1 SU 667971 A1 SU667971 A1 SU 667971A1 SU 772472530 A SU772472530 A SU 772472530A SU 2472530 A SU2472530 A SU 2472530A SU 667971 A1 SU667971 A1 SU 667971A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
field
linearized
voltage
resistors
Prior art date
Application number
SU772472530A
Other languages
English (en)
Inventor
Геннадий Никифорович Азаров
Владимир Евгеньевич Прокофьев
Original Assignee
Харьковский Ордена Ленина Политехнический Институт Им. В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Политехнический Институт Им. В.И.Ленина filed Critical Харьковский Ордена Ленина Политехнический Институт Им. В.И.Ленина
Priority to SU772472530A priority Critical patent/SU667971A1/ru
Application granted granted Critical
Publication of SU667971A1 publication Critical patent/SU667971A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

(54) МНОЖИТЕЛЬНОЕ УСТРОЛСТВО

Claims (2)

  1. Изобретение относитс  к области аналоговой и гибридной вычислительной техники и, в частности, может быть использовано в измерительных схемах и системах управлени . Известны множительные устройства при построении которых использован эффект изменени  проводимости полевых транзисторов при изменении упра л ющего напр жени  1. Наиболее близким по технической сущности к данному изобретению  вл  етс  множительное устройство, содер жащее линеаризованные полевые транзисторы , масштабные резисторы и диф ференциальные усилители 2. Однако такое устройство не может ВЕЛтолн ть операции умножени  знакопеременных сигналов, измен ющихс , например, по синусоидальному закону с нулевой посто нной составл ющей. Кроме того, один из сомножителей, п нормальной работе устройства, никог да не может быть равным величина выходного напр жени  измен етс  в небольших пределах (0--1 поскольку оно равно напр жению на стоке второго линеаризованного поле вого транзистора. Следует отметить также, что изменение знака одного сомножител  никак не отражаетс  на знаке выходного напр жени , т. е. это устройств о. не может быть четырехквад; .рантным множительным устройством. Целью изобретени   вл етс  повьпиение точности и расширение области применени . Поставленна  цель достигаетс  тем, что множительное устройство, содержащее первый и второй дифференциальные усилители, линеаризованные полевые транзисторы и масштабнее резисторы , вьгход первого дифференциального усилител  через первый и второй масштабные резисторы подключён к затворам первого и второго линеаризованных полевых транзисторов. Истоки которых соединены с ШИНОЙ нулевого потенциала , а стоки соответственно черезтретий и четвертый масштабные резисторы соединены с их затворами и через п тый и шестой масштабные резисторы соответственно с первым и вторым входами устройства, дополнительно содержит рервый и второй инверторы , инвертирующий вход первого дифференциального усилител  соответственно через седьмой, восьмой и дев тый масштабные резисторы соединен с третьим входом устройства, со стоком первого линеаризованного полево го транзистора и с выходом первого инвертора, вход которого соединен с первым входом устройства, а ий;вертирующий вход второго дифференци ajibrtoro усилитап  соединен соответс , венно через дес тый, одиннадцатый и двенадцатый масштабные резисторы со стоком второго линеаризованного полевого транзистора, с выходом вто го дифференциального усилител  не вькодом второго инвертора, вход кот рого .соединен со .вторым входом устр ства, неинвертирующие входы диффере циальных усилителей.соединены с шиной нулевого потенциала. На чертеже представлена п1ринцйпиальна  схема предлагаемого множительного устройства. . . Устройство содержит дифференциал ... ные у-силители 1 и 2, линеаризованны полевые транзисторы 3 и 4, масштабные резисторы 5-16, инверторы 17 и 1$, входы устройства 19, 20,-21. При подаче на вход 21 одного из перемножаемых напр жений Х , а на вход 19 напр жени  Е, справедливы ел едующи е выраж ен и  : . - xJk Е-п тг I ( откуда Rlj э fj/ ;f3 bi где Rj - сопротивление линеаризо. ванного полевого транзис; -; .; ;. . тора . - --Г /-: 1Э-,й,Д„15- сдпрЬтйвлёнй резисторов 9И1 1Г «.11, 12, дГсоответственно. Поскольку линеаризованный полевой Т 5айзйст6р 4 подключен к выхрду 1 6гЬ жё ЬперМционного усилител  что и транзистор 3, то его сопротив ление. с учетом неидентичности хара . теристйк полейых транзисто1ров буде равно ; -. ..- -,.,.., ., «кд-ё,). Rsk, . пгтз 12. 13 Р ia   где. К - коэффициент пропорциональности , учитывающий кеиден тичность характеристик пол вых транзисторов. При: подаче на входной зажим 20 другого перемножаемого напр жени  Х справедгавЕЗ 4ёй ражени  , где R - српротивл ваи§ „лшнвазризован огб палевого транзистора 4; fo 13 16 сопротивлени  резисторов 10, 14, 15, 16; если «13-S Y- « где Y - выходное напр жение, Изобретение за счет использований нверторов и за счет, включени  в асштабном режиме с заземленным неинвертирующим входом операционных усилителей обеспечивает перемножение напр жений, подаваемых на входы 20 и 21 устройства в четырех квадрантах. Первый инвертор исключав необходимость применени  источника стабильного напр жени , равного по величине и противоположного по знаку напр жению, подаваемому на вход 19. Кроме того, включение первого инвертора обеспечивает вйполнение операцик Делени  произведени  напр жений Xg и Xj на. напр жение Е. . : Любое из перемножаемых напр жений может быть равным О и измен ть .свой знак, не требу  никаких дополнительных изменений в схеме в отличие от известного устройства. Не тре буетс  также, дл  расширени  диапазона изменени  перемножаемых напр жений уменьшение делител  Е. Напр жение Е быть с целью достижени  вь сокой точности перемножени  максимальным. . Формула изобретени  Множительное устройство, содержащее первый И второй дифференциальные усилители, линеаризованные :полевь1е Транзисторы и масштабные резисторы, В1лход первого дифференциального уси-лиТел  через первый и второй масштабные рёзисто ры подключен к затворам первого и JBTOporo линеаризованных полевых транзисторов,истоки которых соединены с шиной нулевого потенциала , а стоки соответственно через третий и четвертый масштабные резисторы соединены с их затворамиу, и через п тый и шестой масштабнне резисторы соответственно с первым и вторЕлм входами устройства, о т Л ичающеес  тем, что, с целью повышени  точности и расширени  области применени , устройство дополнительно содержит Первый и второй инверторы, инвертирующий вход первого дифференциального усилител  соответственно через седьмой, восьмой и дев тый масштабные резисторы соединен с третьим входом устройства, со стоком первого линеаризованного полевого транзистора и с выходом первого инвертора, вход которого соединен с Первым входом устройства.
    а инвертирующий вход второго дифферециального усилител  соединен соответственно через дес тый, одиннадцатый и двенадцатый масштабные резисторы со стоком второго линеаризованного полевого транзистора, с выходом второго дифференциального усилител  и с выходом второго инвертора , вход которого соединен со вторым входом устройства, неинвертирующие входы дифференциальных усилителей соединены с шиной нулевого потенциала .
    Источники информа.ции, прин тые во внимание при экспертизе
    1, Приборы и элементы автоматики . Экспресс-информаци , № 4, 1971..
  2. 2. За вка №2303809/18-24, кл. Q 06 G 7/16, 1975, по которой прин то решение о вьадаче авторского свидетельства.
    13
    р 1
SU772472530A 1977-04-04 1977-04-04 Множительное устройство SU667971A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772472530A SU667971A1 (ru) 1977-04-04 1977-04-04 Множительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772472530A SU667971A1 (ru) 1977-04-04 1977-04-04 Множительное устройство

Publications (1)

Publication Number Publication Date
SU667971A1 true SU667971A1 (ru) 1979-06-15

Family

ID=20703511

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772472530A SU667971A1 (ru) 1977-04-04 1977-04-04 Множительное устройство

Country Status (1)

Country Link
SU (1) SU667971A1 (ru)

Similar Documents

Publication Publication Date Title
JP2556173B2 (ja) マルチプライヤ
Liu et al. CMOS analog divider and four-quadrant multiplier using pool circuits
US5187682A (en) Four quadrant analog multiplier circuit of floating input type
Beyraghi et al. CMOS design of a four-quadrant multiplier based on a novel squarer circuit
US5966040A (en) CMOS current-mode four-quadrant analog multiplier
SU667971A1 (ru) Множительное устройство
US3525860A (en) Analog multiplying/dividing devices using photoconductive means
SU1280401A1 (ru) Аналоговое множительное устройство
SU1487071A1 (ru) АНАЛОГОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО <
SU1497625A1 (ru) Аналоговое множительное устройство
SU586465A1 (ru) Множительное устройство
SU1259968A3 (ru) Устройство дл преобразовани цифровых сигналов в аналоговые
SU896636A1 (ru) Логарифмический усилитель
SU651359A1 (ru) Устройство дл умножени
SU742965A1 (ru) Аналоговый умножитель
SU691874A1 (ru) Множительно-делительное устройство
Wermer Maximal subalgebras of group-algebras
SU613333A1 (ru) Аналоговое множительное устройство
SU529464A1 (ru) Аналоговый логарифмический преобразователь
SU851274A1 (ru) Преобразователь среднеквадратичныхзНАчЕНий НАпР жЕНий
SU1405077A1 (ru) Множительно-делительное устройство
SU1176347A1 (ru) Множительно-делительное устройство
SU771684A1 (ru) Синусный преобразователь
Perel XY Plotting of Cross Sections Using a Log Multiplier Circuit
SU1429134A1 (ru) Устройство дл перемножени аналоговых сигналов