SU1176347A1

SU1176347A1 - Множительно-делительное устройство

Info

Publication number: SU1176347A1
Application number: SU843712241A
Authority: SU
Inventors: Анатолий Николаевич Гуляев; Игорь Георгиевич Дорух; Павел Константинович Ермоленко; Виктор Васильевич Шеболков
Original assignee: Предприятие П/Я А-3565
Priority date: 1984-03-11
Filing date: 1984-03-11
Publication date: 1985-08-30

Abstract

МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй элементы с управл емым сопротивлением , выполненные на согласованных полевых транзисторах,истоки которых подключены к инвертирующим входам первого и второго операционных усилителей соответственно, выход первого операционного усилител -подW0ключен к затворам первого и второго полевых транзисторов, между инвертирующим входом и выходом второго операционного усилител включен первый масштабный резистор, выход второго операционного усилител вл етс выходом устройства, неинвертирующий вход второго операционного усилител подключен к шнне нулевого потенциала, второй масштабный резистор , первьй вывод которого вл етс входом первого сигнала-сомножител устройства, отличающее - с тем, что, с целью упрощени , второй вывод BTOporQ масштабного ре зистора подключен к неинвертирующему входу первого операционного усилител , сток первого полевого транзистора вл етс входом сигнала-делиг тел устройства, вход бторого полевого транзистора вл етс входом второго сигнала-сомножител устройства. Од со и

Description

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговы вычислительных машинах. Целью изобретени вл етс упрощение функциональной схемы. На чертеже изображена функционал на схема мйожительйо-делительного устройства. Схема содержит первый и второй элементы с управл емым сопротивлением , выполненные на согласованных полевых транзисторах 1 и 2, первый и второй операционные усилители 3 и 4, шину 5 нулевого потенциала, пер1выйи второй масштабные резисторы 6 и 7, вход 8 второго сигнала-сомно жител , вход 9 первого сигнала-сомножител , вход 10 сигнала-делител , выход 11. Множительно-делительное устройст во работает следующим образом. Преобразуемые сигналы имеют одинаковую пол рность. Второй операцио ный усилитель 4 совместно с первым масштабным резистором 6 образуют масштабирующий узел. На выходе второго операционного усилител 4 формируетс напр жение - г сигнал-сомножитель с входа 8 проводимость второго полево го транзистора 2; проводимость первого масшта ного резистора 6. Выходнойсигнал первого операционного усилител 3 измен ет прово димость согласованных по параметрам первого и второго полевых .транзисторов 1 и 2 до тех пор, пока не уравн ютс токи через канал первого полевого транзистора 1 и второй масш1табный резистор 7, т.е. до выполнени услови YG,-ZG f 1 где Y --сигнал-сомножитель а входа 9; сигнал-делитель с входа 10; проводимость первого полевого транзистора 1; проводимость второго масштаб ного резистора 7. Учитыва , что первый и второй полевые- транзисторы 1 и 2 согласованы по параметрам, т.е. их проводимости равны, то уравнение (1) с учетом уравнени . (2) можно записать в виде II Y .X-Y вых Дл получени произведени двух сигналов со входов 8 и 9 следует подавать на вход 10 сигнал фиксированного уровн . Дл получени частного двух сигналов следует сигнал-делитель подать на вход 10, сигнал-делимое на .вход 8 (или 9), а на вход 9 (или 8) подать сигнал фиксированного уровн . По сравнению с устройством-прототипом предложенное множительно-делительное устройство характеризуетс более простой функциональной схемой .

Claims

МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй элементы с управляемым сопротивлением, выполненные на согласованных полевых транзисторах,истоки которых подключены к инвертирующим входам первого и второго операционных усилителей соответственно, выход первого операционного усилителя -под ключей к затворам первого и второго полевых транзисторов, между инвертирующим входом и выходом второго операционного усилителя включен первый масштабный резистор, выход второго операционного усилителя является выходом устройства, неинвертирующий вход второго операционного усилителя подключен к шине нулевого потенциала, второй масштабный резистор, первый вывод которого является входом первого сигнала-сомножителя устройства, отличающее — с я тем, что, с целью упрощения, второй вывод второгф·масштабного резистора подключен к неинвертирующему входу первого операционного усилителя, сток первого полевого тран зистора является входом сигнала-дели-.

теля устройства, вход бторого полевого транзистора является входом второго сигнала-сомножителя устройства.