SU691874A1 - Множительно-делительное устройство - Google Patents
Множительно-делительное устройствоInfo
- Publication number
- SU691874A1 SU691874A1 SU772505569A SU2505569A SU691874A1 SU 691874 A1 SU691874 A1 SU 691874A1 SU 772505569 A SU772505569 A SU 772505569A SU 2505569 A SU2505569 A SU 2505569A SU 691874 A1 SU691874 A1 SU 691874A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- source
- resistor
- signal
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
(54) МНОЖИТЕ ЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО
1
Изобретение отнсюитс к электричбС ким вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.
Одно из известных делительных устройств содержит усилительные элементы , управл емое напр жением сопротивление , выполненное на полевом транзисторе , масштабирующего резисторы 1}.
Это устройство имеет невысокую точность выполнени операции делени .
Из известных устройств аналогичного назначени наиболее близким к предложенному вл етс множительно-делительное устройство, содержащее первый усилительный элемент, инвертирующий вход которого через первый масштабирующий резистор соединен с выходом первого источника сигнала - сомножител , а через .второй масштабирующий резистор подключен к выходу источника сигнала-делител выход источника сигнала-делител через первый резисторыный делитель напр жени соединен с щиной нулевого потенциала , выход ревисторного делител напр жени подключен к инвертирук иему входу первого усилительного элемента, второй усилительный элемент, между инвертирующим входом и выходом которого включен масштабирующий резистор о атBoS св зи, выход второго усилительного wieMeHfa подключен к выходу устройства, инвертирующий вно второго усилительного элемента черев третий масштабирующий резиетор соедиией с выходом второго источника сигнала-сомножител , между выходом которого и шиной нулевого потенциала поаключеи второй резисторный делитель напр жени , выход которого присоединен к инвертирующему входу второго усилительного элемента, первый и второй нелийейные управл емые элементы , каждый из которых выполнен на п полевых транзисторах, истоки и стоки которых соединены последовательно, а между затворами которых подключены соответствующие основные линеаризирующие
резисторы, сток первого и0 иС полевыхтранзисторов каждого нелинейного управл емого элементл подключен к инвертирующему входу первого и второго усилительных элементов соответственно, затвор последнего из п полевых транзисторов каждого нелинейного управл емого эле мейта через соответствующий линеаризирующий резистор соединен с истоком и шиной нулевого потенциала, затворб первого и последHeroHan полевыхтраНзисторовкаждого нелинейного управл емого элемента через соответствующие разделительные резисторы подключены к выходу первого усилительного элемента, а через соотвепствующие резисторы смещени , подложки всех полевых транзисторов соединены с выходом источника запирающего напр жени Это устройство также характеризуетс невысокой точностью работы вследствие нелинейности управл емых напр жением сопротивлений. Целью изобретени вл етс повыщение работы устройства. Предложенное устройство отличаетс от известного тем, что в иего введены дополнительные, линеаризирующие резисторы , первый из них подключен между, затвором первого из tl полевых транзисторов первого нелинейного управл емого элемента и выходом источника сигнала-делени , второй дополнительный линеаризирующий резистор подключен между затвором первого из п полевых транзисторов второго нелинейного управл емого элемента и выходом второго источника сигнала - сомножител ./ Функциональна схема множи гельно-Дв лительного устройства изображена на чертеже. Устройство содержит первый и второй усилительные элементы 1 и 12, первый, второй и третий масщтабир йщИе резисторы 3, 4 и 5, первый и второй ИСТОЧНИКИ сигналов-сомножителей 6 и 7) источник сигнала-делител 8, первый и второй реаисторные делители йапр жени 9 и 10, первый второй нелинейные управл емые элементы 11 и 12,. первый из ц полевых транзисторов 13 , nqc- лед{шй из л полевых транзисторов 13 основные линеаризирующие резисторы 14( - 14fj , первый и второй линеаризирующие резисторы 15 и 16, разделитель ные резисторы 17-20, резисторы смещени 21-24, источник напр жени смещени 25, источник запирающего напр жени 26, первый н второй дополнительные .линеаризирующие резисторы 27 и 28 выход 29 устройства, шина нулевого потенциала 30, масштабирующий резистор обратной св зи 31. Устройство работает следующим обазом . На неинвертирующий вход первого усиительного элемента 1 через первый резисторкый делитель напр жени 9 подаетс напр жение, пропорциональное напр жению источника, сигнала-делител 8. При положительном значении этого напр жени и нулевом напр жении первого источника сигнала-сомножител 6, выходное напр жение первого усилительного элемента 1 устанавливает через соответствующие разделительные резисторы 17 и 18 и основные линеаризирующие резисторы 14 - 14 л такое на-. чальное выходное сопротивление первого нелинейного управл емого элемента 11 (сопротивление между стоком первого транзистора 13 и шиной нулевого потенциала ЗО), при котором обеспечиваетс равенство напр жений на входах первого усилительного элемента 1. При подаче нулевого значени напр жени от первого источника сигнала-сомножител 6, выходное напр жение первого усилительного элемента 1 измен етс , выходное сопротивление первого нелинейного управл емого элемента 11 измен етс таким образом, чтобы сохранилось равенство напр жений на входах первого усилительного элементе 1. Дл обеспечени линейного преобразовани напр жени первого источника сигнала-сомножител 6 и приращение выходного сопротивлени первого нелинейного управл емого элемента 11 необходима компенсаци нелинейности выходной Вольтамп;ерной характеристики всех полевых транзисторов первого нелинейного управл емого элемента 11. Компенсаци возможна при условии, если управл ющее напр жение на каждом полевом транзисторе было больщое на величину смещени его канала относительно шины нулевого потенциала. Это условие обеспечиваетс подключением первого дополнительного резистора 27. Ток источника сигнала-делител 8. протекает по первому дополнительному лвкеаризнрующе регистру 27, цепи ее линеаризирующих ревнсторов 14 - 14 и соответствующему линеаризирующему резистору 15, обеспечива необходимое смеШение на затворах каждого полевого транзис тора первого нелинейного управл емого эле мента 11 при соответствующем смешении их каналов напр жением источника сигнала-делител 8. Благодар этому уп равл ющее напр жение затвор-поток каж дого из этих полевых транзисторов не зависит от смещени их каналов, чем и обеспечиваетс линейность выходной вольтамперной характеристики первого нелинейного управл емого элемента 11. На не инвертирующем входе второго усилительного элемента 2 напр жениевсегда Пропорционально напр жению второго источника сигнала-сомножител 7. Выход Ное напр жение второго усилительного элемента 2 через масштабирующий реаис тор обратной св зи 31 поддерживает на своих входах равенство напр жений, поэтому ток, протекающий от второго исто ника сигнала-сомножител 7 по второму дополнительному линеаризирующему резистору 28, цепи основных линеаризирующих резисторов 14, - 14р| и соответствующему линеаризирующему резистору 16, аналогично вышеизложенному, обеспечивает независимость напр жений затвор-поток всех полевых транзисторов второго нелинейного управл емого элемента 12 от смещени их каналов. При ПО парном равенстве вел ичин сопротивлений соответс1вующйх масштабирующи основных линеаризирующих, раздел итёльны резисторов, резисторов смешени допопнительных линеаризирующих резисторов и резИ торных делителей напр жени , использовани идентичных полевых транзисторов и усилительных элементов, обеспечиваетс более точное преобразование отношени напр женийпервого источника сигналасомножител 6 и источника сигнала-делител 7 в относительное приращение выходной проводимости первого, нелинейно го управл емого элемента 11. Равное ему относительное йриращение выходной проводимости второго нелинейного управл емого элемента 12 преобразуетс в отношение выходного напр жени устройства в напр жени второго источника сигнала-сомножител 7, что обес печивает равенство выходного напр жени устройства произведению напр жений первого и второго источников сигналов-сомножителей 6 н 7, поделенному на величину напр жени источника сигнала-делител 8. 874 Формул 3 о б р атони Множительно-делительное устройство, содержащее первый усилительный элемент, инвертирующий вход которого через первый масштабирующий резистор соединен с выходом первого источншса сигнаЛасбмножител ; а через второй масштабирующий резистор подключен к выходу источника сигнала-делител ; выход источника сигнала-делител через первый резисторный делитель напр жени соединен с шиной нулевого потенциала, выход резисторного делител напр жени подключен к не инвертирующему входу первого усилительного элемента, второй усилительный элемент, между инвертирующим входом и выходом которого включен масштабирующий резистор обратнбй св зи , выход второго усилительного элемента подключен к выходу устройства, инвертирующий вход второго усилительного элемента через третий масштабирующий резистор соединен с выходом второго источника сигнала-сомножител , между выходом которого и щиной нулевого потенциала подключен второй резисторный делитель напр жени , выход которого присоединен к инвертирующему входу второго усилительного элемента, первый и второй нелинейные управл емые элементы, каждый из которых выполнен на п полевых транзисторах, истокн и стоки которых соединены последовательно, а между затворами которых подключены соответствующие основные линеаризирующие резисторы сток первого из п полевых транзисторов каждого нейннейного управл емого элемента подключен к инвертирующему входу первого и второго усилительных элементов соответственно, затвор последнего из Л полевых транзисторов каждого нелинейного управл емого элемента через соответствующий линеаризирующий резистор соединен с истоком и шиной нулевого потенциала, затворы первого и последнего из а полевых транзисторов каждого нелинейного управл емого элемента через соответствующие разделительные резисторы подключены к выходу первого усилительного элемента, а через соответствующие резисторы смешени - к выходу источника напр жени смещени , подложки всех полевых транзисторов соединены с выодом источника запирающего напр жени , 6 т л .и ч а ю щ е е с тем, что, с целью повышени точности работы, в
dero введены дополнительные линеаризирующие резисторы, первый из них подключен между затвором первого из п полевых транзисторов первого нелинейного управл емого элемента и выходом источника сигнала-делител , второй допситительный линеаризирующий резистбр подключен между затвором первого из Ц полевых транзисторов второго нелинейного управл емого элемента и выходом второго источника сигнала-сомножител .
.Источники информапии, прин тые Во внимание при экспертизе
1.Гуревич И. В. Синтез параметрическ ихфункциональныхпреобразователей , М., Св зь, 1977, с. 19-25, рис. 1. 22.
2.Электронна техника в автоматике под ред. Конева Ю. И. вып. 8 Со-
ветское радио , 1976, с. 235-256, рис. 2 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772505569A SU691874A1 (ru) | 1977-07-05 | 1977-07-05 | Множительно-делительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772505569A SU691874A1 (ru) | 1977-07-05 | 1977-07-05 | Множительно-делительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU691874A1 true SU691874A1 (ru) | 1979-10-15 |
Family
ID=20717162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772505569A SU691874A1 (ru) | 1977-07-05 | 1977-07-05 | Множительно-делительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU691874A1 (ru) |
-
1977
- 1977-07-05 SU SU772505569A patent/SU691874A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3746851A (en) | Multiplier, divider and wattmeter using a switching circuit and a pulse-width and frequency modulator | |
US3944852A (en) | Electrical switching device and modulator using same | |
JPH05225364A (ja) | 可変抵抗型mosfetアナログ乗算器 | |
US2860241A (en) | Ratio computer | |
Raj et al. | Two quadrant analog voltage divider and square-root circuits using OTA and MOSFETs | |
SU691874A1 (ru) | Множительно-делительное устройство | |
US3995178A (en) | Pulse-width and frequency modulator circuit | |
US3300631A (en) | Analog multiplier | |
Radeka | Fast analogue multipliers with field-effect transistors | |
US3544812A (en) | Analog multiplier | |
SU898446A1 (ru) | Аналоговое делительное устройство | |
SU1319047A1 (ru) | Аналоговое множительное устройство | |
US3517179A (en) | Arithmetic circuits for division and square root extraction with field effect transistor in feedback network of amplifier | |
SU896636A1 (ru) | Логарифмический усилитель | |
SU886207A1 (ru) | Устройство регулировани | |
SU725222A1 (ru) | Многоразр дный управл емый магазин сопротивлений | |
SU432526A1 (ru) | Множительно-делительное устройство | |
SU625213A1 (ru) | Устройство дл умножени напр жений | |
SU708247A1 (ru) | Устройство дл вычислени отношени однопол рных сигналов | |
SU1280401A1 (ru) | Аналоговое множительное устройство | |
SU830582A1 (ru) | Аналоговое запоминающее устройство | |
US4184125A (en) | Analog tuning voltage circuit with analog signal multiplexing | |
SU435532A1 (ru) | Функциональный преобразователь | |
SU651359A1 (ru) | Устройство дл умножени | |
SU711484A1 (ru) | Устройство дл вычислени отношени разнопол рных напр жений |