KR100202168B1

KR100202168B1 - 아날로그 배율기를 이용한 감마 보정회로

Info

Publication number: KR100202168B1
Application number: KR1019960001767A
Authority: KR
Inventors: 윤상영
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1995-09-13
Filing date: 1996-01-26
Publication date: 1999-06-15
Also published as: KR970017148A

Abstract

본 발명은 액정표시장치의 광학적 비선형성을 선형화시키는 아날로그 배율기(Multiplier)를 이용한 감마(

Description

아날로그 배율기를 이용한 감마() 보정 회로

제1도는 액정표시장치(LCD)의 전기 광학적 특성을 도시한 그래프.

제2도는 종래의 감마() 보정 회로가 있는 액정표시장치(LCD) 구동회로의 블록도.

제3도는 종래의 디지털 방식의 감마() 보정 회로의 블록도.

제4도는 종래의 디지털 방식의 감마() 보정 회로의 감마 보정 특성을 도시한 그래프.

제5도는 종래의 아날로그 방식의 감마() 보정 회로의 블록도.

제6도는 종래의 감마() 보정 회로의 입출력 특성을 도시한 그래프.

제 7도는 본 발명의 아날로그 배율기를 이용한 감마() 보정 회로의 블록도.

제8도의 (a) 및 (b)는 본 발명의 아날로그 스위치부의 회로도.

제9도는 모스 길버트셀(MOS Gilbert Cell)을 이용한 아날로그 배율기의 회로도.

제10도는 비교기의 회로도.

제11도는 비교기의 비교부 동작을 설명하기 위한 그래프.

제12도는 본 발명의 감마() 보정 회로의 입출력 특성을 설명하기 위한 그래프.

* 도면의 주요부분에 대한 부호의 설명

액정표시장치 : LCD ; Liquid Crystal Display

X 드라이버 : X Driver ; TFT LCD Scan Driver ; 주사선 구동회로부

Y 드라이버 : Y Driver ; TFT LCD Data Driver ; 신호선 구동회로부

콘트롤러 : Controller ; 구동 신호 조정부

A/D : 아날로그 신호를 디지털 신호로 변환하는 컨버터

D/A : 디지털 신호를 아날로그 신호로 변환하는 컨버터

D_VP, D_VP', D_VQ, D_VQ': 데이터 전압 L_P, L_P: 광투과율

V_RL, V_RM, V_RH: 차동증폭기 기준전압

차동증폭기A, 차동증폭기B, 차동증폭기C : Differential Amplifier

R_L: 부하 저항 Vin : 입력 데이터 전압

Vout : 출력 데이타 전압 V₁, V₂: 비교기 기준전압

V_B, V_BL, V_BM, V_BH:웨이트 전압(Weight Voltage)

V_C, V_C1, V_C2, V_C3: 보정 전압 Q1-Q6, M1-M6 : MOS FET

본 발명은 아날로그 배율기(Multiplier)를 이용한 감마() 보정 회로에 관한 것이다. 특히 액정표시장치 판넬 구동에 있어서 액정의 전기 광학적 비선형성을 해결하여 선형적인 출력 전압을 유지하기 위한 감마() 보정회로에 관한 것이다.

최근에는 영상 신호를 입출력함에 있어서 기술의 발달과 영상 매체의 다양화에 의하여 더욱 양질의 영상 화면을 요구하게 되었다. 감마() 보정회로는 입력 전압의 일정 구간에서 액정의 전기 광학적 특성이 비선형적인 광투과 특성을 가지는 것을 선형 특성으로 변화시키기 위한 개선 회로로서, 주로 색복조 회로에서 비선형 부분의 증폭률을 증가시켜 조절하는 방식을 사용한다. 종래의 감마() 보정회로는 디지털 방식이나 아날로그 방식을 사용하여 보정할 수 있는 한계가 구분되어 있으며 회로가 복잡하므로 영상신호를 재생함에 있어서 불안정의 요소가 되어 왔다.

제1도는 액정표시장치(LCD)의 전기 광학적 특성을 도시한 그래프를 나타낸 것으로 비선형적인 광투과 특성을 도시한 것이다. 이 그래프에서 보면 V₁₀, V₉₀근처에서 비선형적인 광투과 특성이 나타난다.

제2도는 종래의 감마() 보정 회로가 있는 액정표시장치(LCD) 구동회로의 블록도를 나타낸 것으로 영상 신호가 인가되면 색복조 블록에서 비선형 부분의 증폭율을 조정하도록 구성된 것이다. 이렇게 증폭율이 조정된 영상 신호가 주사선 구동회로부(X Driver)와 신호선 구동회로부(Y Driver)에 의하여 액정표시장치 매트릭스에 전달되어 디스플레이 된다.

제3도는 종래의 디지털 방식의 감마() 보정 회로의 블록도를 나타낸 것으로 영상 신호를 입력받아 알맞은 감마()값을 설정하여 보정하도록 구성된 것이다.

제4도는 종래의 디지털 방식의 감마() 보정 회로의 입출력 특성을 도시한 그래프이다. 제3도 및 제4도를 참조하여 종래의 기술을 설명하면 다음과 같다.

영상 신호가 입력되면 A/D 변환기(30)에서 아날로그의 영상신호를 디지털 신호로 변환한다. 이 디지털 영상 신호는 데이터 검출부(31)에서 검출되고 감마 설정부(32)에서 이 검출된 신호에 알맞은 감마 값을 설정하여 덧셈기(33)로 출력한다. 덧셈기(33)는 A/D 변환기(30)에서 출력된 신호와 감마 설정부(32)에서 출력된 신호를 가산하여 D/A 변환기(34)로 출력한다. D/A 변환기(34)는 덧셈기(33)로부터의 디지털 신호를 아날로그 신호로 변환하여 박막 트랜지스터 화소에 충전시킨다. 이러한 방법으로 감마 값 보정이 이루어진다.

여기서 감마 설정부(32)의 감마 값 설정은 주로 판독전용 기억장치인 롬(ROM)을 이용한 룩 업 테이블(Look Up Table)방식을 이용한다.

제4도에서 임의의 P점에 대한 보정을 살펴보면 다음과 같다. P점에서 입력되는 데이터 전압 D_VP를 감마값의 보정 없이 출력하면 이 입력 전압의 광투과율은 L_P이되어 입력되는 전체 범위에 대한 데이터 전압의 광투과 특성이 비선형성을 가지게 된다.

여기서 P점에서 입력되는 데이터 전압 D_VP를 대신하여 P'점에서의 입력 데이터 전압 D_VP'을 화소에 가하게 되면 이때의 광투과율은 L_P가 되어 선형적인 광투과 특성을 얻을 수 있다.

그러므로 감마 값 설정치는 D_VP대신 D_VP'이 입력되어야 하므로 D_VP-D_VP'이 되고 비선형 부위의 모든 입력 데이터 전압에 대해 다르게 적용된다. 구간 A에서 B까지는 선형적인 광투과 특성을 가지는 구간이므로 감마 보정이 불필요한 구간이다.

여기서 Q점에서 입력되는 데이터 전압 D_VQ를 대신하여 Q'점에서의 입력 데이터 전압 D_VQ'을 화소에 가하게 되면 이 때의 광투과율은 L_Q'가 되어 선형적인 광투과 특성을 얻을 수 있다.

위에서와 같이 디지털 방식의 감마() 보정 회로는 아날로그 데이터 신호에 대하여 D/A변환과 A/D변환을 하게 된다. 이 변환 과정에서 아날로그 데이터를 디지털 데이터로 변환하고 역으로 디지털 데이터를 아날로그 데이터로 변환함에 있어서 정확하게 데이터를 표현할 수 없으므로 라운드 오프 에러(Round Off Error)가 발생한다. 이로 인하여 감마 보정을 할 수 있는 계조 수가 제한된다.

제5도는 종래의 아날로그 방식의 감마() 보정 회로의 블록도를 나타낸 것으로 여러 개의 차동증폭기에 의해서 감마값이 보정된 출력 값을 형성하도록 구성된 것이다.

제6도는 감마() 보정 회로의 입출력 특성을 도시한 그래프이다. 제5도 및 제6도를 참조하여 종래의 아날로그 감마 보정을 설명하면 다음과 같다.

세개의 기준 전압 V_RL, V_RM, V_RH을 증폭율(gain)이 다른 각각의 차동증폭기에 가한다. 이에 따라 각각의 차동증폭기는 서로 다른 전압 범위에서 동작하게 된다. 각각의 차동증폭기의 출력 전류는 I_OUT=GM(Vin-V_BIAS)이므로 부하 저항 R_L에 흐르는 전류 i_out=i₁+i₂+i₃가 되어 입력 전압 범위에 따라 조절함으로서 제6도와 같은 감마 보정회로의 입출력 특성을 얻을 수 있다.

이 차동증폭기를 사용한 아날로그 방식의 감마() 보정회로는 차동증폭기를 적어도 세개 이상 사용하기 때문에 회로가 복잡하게 된다.

상술한 바와 같은 디지털방식의 감마() 보정회로는 입력되는 아날로그 데이터 신호에 대하여 아날로그 데이터를 디지털 데이터로 변환하고 역으로 디지털 데이터를 아날로그 데이터로 변환함에 있어서 라운드 오프 에러(Round Off Error)가 발생하므로 결국 감마 보정을 할 수 있는 계조 수가 제한되는 문제점이 발생되며, 차동증폭기를 사용한 아날로그 방식의 감마() 보정회로는 차동증폭기를 적어도 세개이상 사용하기 때문에 회로가 복잡하게 되므로 아날로그 방식과 디지털 방식 모두 입력되는 신호를 감마 보정함에 있어서 원하는 만큼의 효과를 기대할 수 없다.

본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서, 종래의 아날로그 배율기(Multiplier)를 이용하여 입력되는 데이터 신호에 대해 감마() 보정을 실행하는 아날로그 배율기(Multiplier)를 이용한 감마() 보정회로를 실현시키는 것이다.

제7도는 본 발명의 아날로그 배율기(Multiplier)를 이용한 감마() 보정회로의 블록도이다.

아날로그 배율기(Multiplier)를 이용한 감마() 보정회로는 비교기(70), 제1아날로그 스위치(71)와, 제2아날로그 스위치(72)와, 아날로그 배율기(73)를 포함하여 이루어진다.

본 발명에 따른 감마() 보정회로는 액정표시장치와 광학적 비선형성을 선형화시키는 아날로그 배율기(Multiplier)를 이용한 감마() 보정회로로서, 입력 데이터 전압을 인가받아 두개의 기준 전압과 비교하여 입력 데이터 비교 신호 세개를 출력하는 비교기(70)와, 상기 비교기(70)의 출력 신호인 입력 데이터 비교신호를 입력받아 그 신호에 대응하는 웨이트 전압을 선택하여 출력하는 제1아날로그 스위치(71)와, 상기 비교기(70)의 출력신호인 입력 데이터 비교 신호를 입력받아 그 신호에 대응하는 보정 전압을 선택하여 출력하는 제2아날로그 스위치(72)와, 입력 데이터 전압과 제1아날로그 스위치의 출력인 웨이트 전압 및 제2아날로그 스위치(72)의 출력인 보정 전압을 입력 받아서 최종 출력 전압을 결정하는 아날로그 배율기(73)를 포함하여 이루어진다.

비교기(70)는 두개의 기준 전압을 입력받아서 입력 데이터 전압과 비교하여 제1기준전압 보다 낮은 입력신호 범위, 제1기준전압과 제2기준전압사이의 입력신호 범위, 제2기준접압 보다 높은 입력신호의 범위로 나누어 입력 데이터 비교 신호를 출력하며, 비교기(70)의 기준 전압의 개수는 입력 데이터 전압과 팬널의 특성에 따라 조절 가능하다.

제1아날로그 스위치(71)는 소오스 단자에 웨이트 전압 V_BL, V_BM, V_BH가 받아서 비교기(70)의 출력인 입력 데이터 비교 신호에 따라 웨이트전압 V_B를 출력하는 가능을 한다.

제2아날로그 스위치(72)는 보정 전압 V_C1, V_C2, V_C3을 입력으로 받아서 비교기(70)의 출력인 입력 데이터 비교 신호에 따라 보정 전압 V_C를 출력하는 기능을 한다.

아날로그 배율기(73)는 입력 데이터 전압과 제2아날로그 스위치(72)의 출력인 보정 전압을 합한(더하거나 빼어서) 전압과, 제1아날로그 스위치의 웨이트 전압의 곱에 비례하는 전압을 최종 출력 전압으로 출력하는 기능을 한다.

이렇게 구성된 본 발명의 아날로그 배율기(Multiplier)를 이용한 감마() 보정 회로의 동작은 다음과 같다.

비교기(70)는 입력 데이터 전압 Vin과 비교하기 위한 제1 기준 전압 V₁, 제2기준 전압 V₂를 입력받아서 데이터 전압 Vin이 입력되면 제1 및 제2 기준 전압과 입력 전압을 비교하여 입력 데이터 전압이 세개의 구간 중에서 어느 범위에 속하는지를 결정하여 입력 데이터 비교 신호를 제1아날로그 스위치(71)와 제2아날로그 스위치(72)에 전송한다. 그러면 제1아날로그 스위치(71)는 소오스 단자에 웨이트 전압 V_BL, V_BM, V_BH가 받아서 비교기(70)의 출력인 입력 데이터 비교 신호에 따라 웨이트전압 V_B를 출력하고, 제2아날로그 스위치(72)는 보정 전압 V_C1, V_C2, V_C3을 입력으로 받아서 비교기(70)의 출력인 입력 데이터 비교 신호에 따라 보정 전압 V_C를 출력한다. 아날로그 배율기(73)는 입력 데이터 전압과 제2아날로그 스위치(72)의 출력인 보정 전압을 합한 전압과, 제1아날로그 스위치의 웨이트 전압의 곱에 비례하는 전압을 최종 출력 전압으로 출력한다.

제8도는 감마() 보정회로의 아날로그 스위치부의 회로도이다. 제8도의 (a)는 웨이트 전압을 결정하여 스위칭하기 위한 제1아날로그 스위치의 회로도이고, 제8도의 (b)는 보정 전압을 결정하여 스위칭하기 위한 제2아날로그 스위치의 회로도이다. 제9도는 길버트 셀을 이용한 아날로그 배율기의 회로도이다.

제1아날로그 스위치(71)는 제8도의 (a)에서와 같이 세개의 기준 웨이트 전압을 입력받아 비교기(70)에서 출력되는 입력 데이터 비교신호에 따라 상응하는 웨이트 전압이 정해진다.

제1아날로그 스위치(71)는 소오스 단자에 웨이트 전압 V_BL, V_BM, V_BH를 각각 인가 받고, 비교기(70)의 출력인 입력 데이터 비교 신호가 각각 그 게이트에 입력되며, 드레인 단자 각각을 한데 묶어서 웨이트 전압 V_B가 출력되는 제1,2 및 3 트랜지스터 Q1, Q2 및 Q3으로 이루어진다.

제2아날로그 스위치(72)는 소오스 단자 각각에 보정 전압 V_C1, V_C2, V_C3이 각각 인가되고, 게이트 단자 각각에 비교기(70)의 출력인 입력 데이터 비교 신호가 각각 입력되며, 드레인 단자 각각을 연결하여 보정전압 V_C가 출력되도록 하는 제4, 5 및 6 트랜지스터 Q4, Q5 및 Q6으로 구성된다.

아날로그 배율기(73)는 제9도에서 보인 바와 같이, 모스 길버트셀을 이용하는데, 입력 데이터 전압 Vin에서 제2아날로그 스위치(72)의 보정 전압 V_C을 합친 전압을 제1입력전압으로 제1입력단에서 인가 받고, 제1아날로그 스위치의 웨이트 전압 V_B를 제2입력전압으로 제2입력단에서 입력받아서 제1입력전압과 제2입력전압의 곱에 비례하는 전압을 발생시켜서 최종 출력 전압 Vout 을 출력하도록 구성된다.

아날로그 배율기(73)가 이용하는 길버트셀(GILBERT CELL)은 IEEE JOURNAL SOLID-STATE CIRCUIT VOL._SC-20, NO.6 DECEMBER 1985의 pp 1158-1168에 그 구성과 동작이 설명되어 있다.

이 길버트셀은 제9도에 도시된 바와 같은 구성을 가지는데, M1 내지 M6은 모스 트랜지스터이고, Iss는 정전류원이다.

아날로그 배율기는 길버트셀에서 전류 I7과 I8이 흐르도록 부하저항 RL을 통하여 전원 V_CC에 연결하여 노드 P1과 P2 사이에서 제1입력전압과 제2입력전압의 곱에 비례하는 출력전압 Vout를 출력하도록 연결한다. 제1입력단 전에 데이터입력전압 Vin에서 보정 전압 V_C를 빼거나 가산하여 주는 합산기가 연결된다.

길버트셀에서의 입출력 특성은, 전류 I7과 I8이 흐르는 노드 P1과 P2 사이의 전압을 Vout 라고 하면,

Vout=K₁ ViV_B으로 표현 될 수 있는데, 여기서이고, Vi 는 제1입력전압, V_B는 제2입력전압, Ka, Kb는 모스트랜지스터의 상수로 게이트의 폭과 길이의 비 W/L에 의하여 정해지는 상수이다.

아날로그 배율기는 입력되는 Vi과 B_B를 곱하여 Vout를 만든다.

제10도는 비교기(70)의 구체적인 회로를 보인 것이다.

이 비교기는 데이터 입력신호 Vin가 게이트에 연결되는 M10과 제1기준전압 V1이 게이트에 연결되는 M11을 직렬로 연결하여 전원 V_CC와 V_SS사이에 연결한 제1비교부(71)와, 입력신호 Vin이 게이트에 연결되는 M12와 제2기준전압 V2가 게이트에 연결되는 M13을 직렬로 연결하여 전원 V_CC와 V_SS사이에 연결한 제2비교부(72)와, 제1비교부의 M10과 M11의 접속점과 제2비교부의 M12와 M13의 접속점에 두 개의 입력이 각각 연결되어서 제1입력데이터비교신호 Vs1을 출력하는 제1앤드게이트 AND1과, 제1비교부의 M10과 M11의 접속점에서 제1인버터 INV1을 통하여 하나의 입력에 연결되고 제2비교부의 M12와 M13의 접속점에 나머지 하나의 입력이 각각 연결되어 제2입력데이터비교신호 Vs2를 출력하는 제2앤드게이트 AND2와, 제2비교부의 M12와 M13의 접속점에 연결되어 제3입력데이터비교신호 Vs3을 출력하는 제2인버터 INV2를 포함하여 이루어진다.

제11도는 제1비교부(71)의 동작 특성인 입력 데이터 신호 Vin 대 N1 노드의 전압 V_N1의 그래프이다.

즉 N1 노드의 전압 V_N1은 입력 데이터 신호 Vin 이 증가되어 V_T1보다 커지면 급격하게 강화하게 된다. 여기서 V_T1은 M11 과 M10의 게이트 전압과 게이트의 W/L 비에 의하여 변하게 된다. 그래서 게이트에 인가되는 제1기준전압에 의하여 V_N1전압이 조정된다.

제2비교부(72)의 동작 특성도 제11도와 같이 되는데, N2 노드의 전압 V_N2은 입력 데이터 신호 Vin 이 증가되어 V_T2보다 커지면 급격하게 강하하게 된다. 여기서 V_T2는 M12와 M13의 게이트 전압과 게이트의 W/L 비에 의하여 변하게 된다. 그래서 게이트에 인가되는 제1기준전압에 의하여 V_N2가 조정된다. V_N1과 V_N2는 V1보다 V2를 크게 하여 V_N1보다 V_N2가 크게 설정하여 놓는다.

이렇게 구성된 비교기(70)의 동작은 다음과 같이 된다.

입력 신호 Vin이 제1비교부의 V_T1보다 작은 경우에는 하이상태의 전압이 노드 N1에서 발생되어 제1앤드게이트 AND1의 하나의 입력에 입력되고, 입력 신호 Vin은 V_T1보다 작으므로 제2비교부의 V_T2보다 작아서 노드 N2에서의 전압도 하이상태가 되어서 제1앤드게이트 AND1의 다른 하나의 입력에 입력된다. 그래서 제1앤드게이트 AND1의 출력 Vs1은 하이 상태로 된다.

이때 제2앤드게이트 AND2의 출력Vs2 및 제2인버터의 출력 Vs3은 로우로 된다.

다음에 입력 신호 Vin이 제1비교부의 V_T1보다 크고 제2비교부의 V_T2보다 작은 경우에는, 노드 N1에는 로우 상태의 전압이 발생되어 제1앤드게이트 AND1의 하나의 입력에 입력되고, 노드 N2에서는 하이상태의 전압이 발생되어 제1앤드게이트 AND1의 다른 하나의 입력에 입력되어, 제1앤드게이트 AND1의 출력 Vs1은 로우 상태로 된다. 이때 제2앤드게이트 AND2의 출력Vs2는 제1비교부의 노드 N1의 로우 상태의 전압이 제1인버터에 의하여 반전되 제2앤드게이트 AND2의 하나의 입력에 입력되고 제2비교부의 N2의 하이 상태의 전압이 제2앤드게이트 AND2의 다른 하나의 입력에 입력되므로 출력은 하이 상태가 된다. 그러나 제2인버터의 출력 Vs3은 제2비교부의 노드N2가 하이 상태이므로 계속 로우로 된다.

또한 입력 신호 Vin이 제 2비교부의 V_T2보다 큰 경우, 즉 신호 Vin이 V_T1보다 크고 V_T2보다 큰 경우에는, 제1비교부의 노드 N1에는 로우 상태의 전압이 발생되고, 제2비교부의 노드 N2에서도 로우 상태의 전압이 발생되어 제1앤드게이트 AND1의 두입력에는 로우가 입력되어 제1앤드게이트 AND1의 출력 Vs1은 로우 상태로 되고, 제2앤드게이트 AND2의 출력 Vs2도 로우로 되며, 제2인버터의 출력 Vs3은 제2비교부의 노드 N2가 로우 상태이므로 하이 상태로 변한다.

본 발명의 아날로그 배율기(Multiplier)를 이용한 감마() 보정회로의 동작은 다음과 같다.

입력 데이터의 전압 범위가 V_T1보다 낮은 경우에는 비교기(70)에서 Vs1이 하이가 되어 제1아날로그 스위치(71)의 모스 트랜지스터 Q1이 턴온되어 웨이트 전압 V_BL이 출력된다.

입력 데이터의 전압 범위가 V_T1보다 높고 V_T2보다는 낮은 경우에는 비교기(70)에서 Vs2가 하이가 되어 제1아날로그 스위치(71)의 모스 트랜지스터 Q2 이 턴온되어 웨이트 전압 V_BM이 출력된다.

그리고 입력 데이터의 전압 범위가 V_T2보다는 높은 경우에는 비교기(70)에서 Vs3이 하이가 되어 제1아날로그 스위치(71)의 모스 트랜지스터 Q3 이 턴온되어 웨이트 전압 V_BH이 출력된다.

위와 같이 입력 데이터 비교 신호를 입력받은 제1아날로그 스위치(71)는 입력 데이터의 전압 범위에 알맞은 웨이트 전압(Weight Voltage) V_BL, V_BM, V_BH을 결정하여 아날로그 배율기에 전달한다.

웨이트 전압 V_B를 결정하는 기준을 식으로 나타내면 다음의 식(1)과 같다

또한, 제2아날로그 스위치(72)에서는 제8도의 (a)에서와 같이 세개의 기준 보정 전압을 입력받아 비교기(70)에서 출력되는 입력 데이터 비교신호에 따라 보정 전압이 정해진다.

입력 데이터의 전압 범위가 V_T1보다 낮은 경우에는 비교기(70)에서 Vs1이 하이가 되어 제2아날로그 스위치(72)의 모스 트랜지스터 Q4가 턴온되오 보정 전압 V_C는 V_C1이 출력된다.

입력 데이터의 전압 범위가 V_T1보다 높고 V_T2보다 낮은 경우에는 비교기(70)에서 Vs2가 하이가 되어 제2아날로그 스위치(72)의 모스 트랜지스터 Q5 이 턴온되어 보정전압 V_C2가 출력된다.

그리고 입력 데이터의 전압 범위가 V_T2보다는 높은 경우에는 비교기(70)에서 Vs3이 하이가 되어 제2아날로그 스위치(72)의 모스 트랜지스터 Q6 이 턴온되어 보정 전압 V_C3이 출력된다.

위와 같이 입력 데이터 비교 신호를 입력받은 제2아날로그 스위치(72)는 입력 데이터의 전압 범위에 알맞은 보정 전압 V_C1, V_C2, V_C3을 결정하여 아날로그 배율기에 전달한다.

보정 전압 V_C를 결정하는 기준을 식으로 나타내면 다음의 식 (2) 와 같다.

모스 길버트셀(MOS Gilbert Cell)을 이용한 아날로그 배율기(73)의 동작은 제9도의 회로에서 다음과 같은 식(3)이 성립된다.

위의 식 (3)에서 Ka, Kb는 상수이다.

제1입력전압 Vi 는 데이터입력전압 Vin에 보정 전압 V_C를 더하거나 빼어서 만든다. 이하에서는 데이터 입력전압에서 보정전압을 빼어서 제1입력전압으로 하는 경우의 동작에 대하여 설명한다.

이 때의 출력전압은

Vout=K₁(Vin-V_C)V_B

=K₁Vin V_B-K₁V_CV_B.....(4)

으로 표현된다.

그러므로 제7도의 아날로그 배율기(73)는 위에서 설명된 바와 같이 입력 데이터 전압 Vin에서 보정전압 V_C빼어서 제1입력전압을 만들고 각 전압 범위에 해당되는 웨이트 전압 V_B를 제2입력으로 받아 이 두 전압의 곱에 비례하는 Vout을 발생하여 최종 출력 전압으로 출력한다.

제12도는 감마() 보정회로의 입출력 특성을 도시한 그래프이다.

입력되는 데이터 전압 Vin이 V_T1보다 작은 값이라면 웨이트 전압 V_B는 V_BL이 되고, 보정전압은 V_C1이 되어서,

Vout = K₁(Vin-V_C1)V_BL

= K₁Vin V_BL-K₁V_C1V_BL이 되어서 A1 영역에서 동작된다.

다음으로 입력되는 데이터 전압 Vin이 V_T1과 V_T2사이의 값이라면 웨이트 전압 V_B는 V_BM이 되고, 보정 전압은 V_C2가 되어 출력 Vout은

Vout = K₁Vin V_BM-K₁V_C2V_BM로 되어서 A2영역에서 동작된다.

마지막으로 입력되는 데이터 전압 Vin이 V_T2보다 큰 값이라면 웨이트 전압 V_B는 V_BH이 되고, 보정 전압은 V_C3가 되어서 최종 출력 Vout은

Vout = K₁Vin V_BH-K₁V_C3V_BH로 되고 A3 영역에서 동작된다.

이상에서 설명된 바와 같이 아날로그 배율기(73)는 입력 데이터 전압 Vin과 각 입력 전압 범위에 해당되는 웨이트 전압 V_B를 입력으로 받아 이 두 전압의 곱에 비례하는 전압과 보정 전압 V_C과 웨이터 전압 V_B곱에 비례하는 새로운 보정전압을 빼어서 출력 전압 Vout이 원활한 커브가 되도록 한다.

본 발명에 따른 아날로그 배율기(Multiplier)를 이용한 감마() 보정회로는 비교기와 제1아날로그 스위치(71)와 제2아날로그 스위치(72) 및 아날로그 배율기를 갖고 있어서 데이터 전압 Vin이 입력되면 비교기는 세개의 기준 전압과 입력 전압을 비교하여 입력 데이터 비교 신호를 제1아날로그 스위치와 제2아날로그 스위치에 전달하고, 제1아날로그 스위치(71)는 입력 데이터의 전압 범위에 알맞은 웨이트 전압을 결정하여 아날로그 배율기에 전달하며, 제2아날로그 스위치(72)는 입력 데이터의 전압 범위에 알맞은 보정 전압을 결정하여 아날로그 배율기에 전달한다. 아날로그 배율기는 입력 데이터 전압 Vin에서 보정전압 V_C뺀 후 웨이트 전압 V_B과 곱하여 출력 전압 Vout를 만들어 출력한다.

제7도에서 보인 본 발명의 아날로그 배율기(Multiplier)를 이용한 감마() 보정회로는 웨이트 전압 V_BL, V_BM, V_BH과 보정 전압 V_C1, V_C2, V_C3크기를 조정하여, 즉 가변 저항 등을 이용한 전압 드라이버(Voltage Driver)로써 가변할 수 있게 하여, 패널(Panel)의 특성에 맞는 감마 보정을 행할 수 있다.

본 발명의 효과로는 일반적인 감마 보정회로와는 달리 아날로그 배율기(Multiplier)에 웨이트 전압과 보정 전압을 가하여 줌으로서 입력 전압의 범위에 따라 알맞은 입출력 전압의 전달곡선을 얻을 수 있으므로 액정표시장치의 전기 광학적 특성에 기인한 광투과도의 비선형성을 선형화시키는 효과를 얻게 되었으며, 디지털 방식의 감마 보정회로에서 필요한 D/A변환 및 A/D변환을 없앨 수 있으므로 모든 계조에 대한 감마 보정을 행할 수 있고, 아날로그 방식의 감마 보정회로에서 사용되었던 차동증폭기를 제거함으로서 복잡하지 않고 간단한 감마 보정회로를 구현할 수 있는 장점이 있다.

Claims

액정표시장치의 광학적 비선형성을 선형화시키는 감마 보정회로로서, 입력 데이터 전압을 인가받아 기준 전압과 비교하여 입력 데이터 비교 신호를 출력하는 비교기(70)와, 상기 비교기(70)로부터 입력 데이터 비교 신호를 입력받아 대응하는 웨이트 전압을 출력하는 제1아날로그 스위치(71)와, 상기 비교기(70)로부터 입력 데이터 비교 신호를 입력받아 대응하는 보정 전압을 출력하는 제2아날로그 스위치(72)와, 입력 데이터 신호 전압과 상기 보정전압을 합산한 후에 상기 웨이트 전압을 곱하여 출력전압을 발생하는 아날로그 배율기(73)를 포함하여 이루어지는 감마 보정회로.
제1항에 있어서, 상기 비교기(70)는 두개의 제1 및 제2 기준 전압과 입력 데이터 신호 전압을 비교하여 제1기준전압 보다 적은 범위, 제1기준 전압과 제2기준 전압사이 범위, 및 제2기준 전압보다 높은 범위를 구분하여 세 범위 중 어느 한 범위에 해당하는 지를 가르키는 입력 데이터 비교 신호를 출력하는 것을 특징으로 하는 감마 보정회로.
제1항에 있어서, 상기 비교기(70)의 기준 전압의 수는 입력 데이터 전압과 팬널의 특성에 따라 조절하는 것을 특징으로 하는 감마 보정회로.
제1항에 있어서, 상기 제1아날로그 스위치(71)는 소오스 단자 각각에 웨이트 전압 V_BL, V_BM, V_BH이 각각 인가되고, 게이트 단자 각각에 상기 비교기(70)의 출력인 입력 데이터 비교 신호가 각각 입력되며, 드레인 단자들을 함께 연결하여 출력 웨이트 전압 V_B가 출력되는 제 1,2 및 3 MOS FET 로 구성되는 것을 특징으로 하는 감마 보정회로.
제1항에 있어서, 상기 제2아날로그 스위치(72)는 소오스 단자 각각에 보정 전압 V_C1, V_C2, V_C3이 각각 인가되고, 게이트 단자 각각에 상기 비교기(70)의 출력인 입력 데이터 비교 신호가 각각 입력되며, 드레인 단자를 한데 연결하여 보정전압 V_C가 출력되는 제4, 5 및 6 MOS FET 를 포함하는 것을 특징으로 하는 감마 보정회로.
제1항에 있어서, 상기 아날로그 배율기(73)는, 입력 데이터 신호와 상기 보정전압을 감산하여 제1입력전압을 발생하는 가산기와, 상기 제1입력전압을 제1입력으로 받고, 상기 웨이트 전압을 제2입력으로 받아서 제1입력전압과 제2입력전압을 곱한 전압을 출력하는 모스 길버트 셀을 포함하는 것을 특징으로 하는 감마 보정회로.
제1항에 있어서, 상기 아날로그 배율기(73)는, 입력 데이터 신호와 상기 보정전압을 가산하여 제1입력전압을 발생하는 가산기와, 상기 제1입력전압을 제1입력으로 받고, 상기 웨이트 전압을 제2입력으로 받아서 제1입력전압과 제2입력전압을 곱한 전압을 출력하는 모스 길버트 셀을 포함하는 것을 특징으로 하는 감마 보정회로.
제1항에 있어서, 상기 웨이트 전압 V_BL, V_BM, V_BH과 상기 보정 전압 V_C1, V_C2, V_C3은 그 크기가 변화시킬 수 있는 것을 특징으로 하는 감마 보정회로.