KR0170003B1 - 차동 증폭기의 함수 전압의 복합 구동 전압을 발생시키기 위한 lcd 구동 아날로그 비선형 연산 회로 - Google Patents

Abstract

최소한 제1 내지 제3선형 함수 곡선의 연결에 의해 발생된 비선형 곡선에 근사된 휘도 대 구동 전압 특성 곡선을 갖는 LCD용 구동 신호를 발생하기 위한 구동 전압의 복합된 신호를 발생하는 구성 유니트(R7, 33)용 아날로그 비선형 연산 회로(15)는 제1 내지 제3선형 함수 곡선에 대응하는 제1 내지 제3함수 전압을 발생하기 위한 제1 내지 제3증폭기 회로[31(1) 내지 31(3)]을 포함한다. 증폭기 회로는 연산 회로가 LCD를 위한 감마 보상된 신호로 CRT용 텔레비젼 비디오 신호의 감마 보상에 인가되고, 복합 신호로 발생되는 경우 전형적인 차동 증폭기이다. 이 경우, 증폭기 회로는 비디오 신호 및 비디오 신호의 백색 레벨, 중간 레벨 및 흑색 레벨에 의해 정의된 저, 중, 고 기준 전압에 공통적으로 공급된다.

Description

차동 증폭기의 함수 전압의 복합 구동 전압을 발생시키기 위한 LCD 구동 아날로그 비선형 연산회로

제1도는 종래 기술 및 본 발명에 따른 액정 디스플레이 디바이스(LCD)와 함께 액정 디스플레이 디바이스 구동 회로를 도시한 블럭도.

제2도는 제1도에 도시한 구동 회로에 사용하는 종래의 디지탈 감마 변환 회로의 블럭도.

제3도는 LCD 감마 팩터 또는 계수를 설명하기 위한 특성 곡선.

제4도는 본 발명의 제1실시예에 따른 구동 회로에 사용하는 감마 변환 또는 보상 회로의 회로도.

제5도는 제4도에 관련하여 도시된 구동 회로의 연산을 설명하는 특성 곡선.

제6도는 제4도에 도시된 감마 변환 회로에 사용되는 차동 증폭기 회로의 변형의 부분적인 회로도.

제7도는 본 발명의 제2실시예에 따른 구동 회로에 사용하는 비디오 프로세서의 블럭도.

제8도는 제7도에 도시된 비디오 프로세서의 일부 블럭도.

* 도면의 주요부분에 대한 부호의 설명

11 : 액정 디스플레이 디바이스 13 : 증폭기

15 : 감마 변환 회로 17 : 타이밍 회로

19 : 구동 신호 회로 21 : 수평 구동기

23 : 수직 스캔 회로 25 : A/D 변환기

27 : ROM 29 : D/A 변환기

본 발명은 액정 디스플레이 디바이스(LCD)용 구동 신호를 발생하기 위한 구동 회로에 관한 것이다.

액정 디스플레이 디바이스는 소형이고, 저 전압으로 구동가능하며, 전력 소비가 낮고, 전자 컴퓨터 등과 같은 장치용 단색 또는 칼라 모니터로서 단색 또는 칼라 텔레비젼 신호의 텔레비젼 수신기의 음극선관(CRT) 대신에 널리 사용된다. 액정 디스플레이 디바이스는 액티브 매트릭스 또는 더 일반적인 것 중 하나일 수 있다.

구동 전압의 구동 신호에 의해 구동될 때, 액티브 매트릭스 액정 디스플레이 디바이스의 액정 디스플레이 화소 또는 더 일반적인 액정 디스플레이 디바이스의 액정 디스플레이 소자는 비선형 휘도 대 구동 전압 특성 곡선을 나타낸다. 반면에, 음극선관은 CRT 감마 팩터 또는 2.2의 계수에 의해 특정화된 휘도 대 구동 전압 특성 곡선을 갖는다. 감마 팩터는 구동 전압의 로그-로그 곡선의 기울기 및 음극선관에 의해 방출된 광이 휘도에 의해 정의된다.

분석의 결과로서, 본 발명자는 후술된 바와 같이 비선형 곡선에 의해 액정 디스플레이 디바이스의 휘도 대 구동 전압 특성 곡선을 근사할 수 있고, 제1 내지 제N(여기에서, N은 최소한 3인 정수를 나타냄) 선형 함수 곡선의 결합으로 발생된다는 것을 확인하였다. 이러한 특성 곡선에 의해 나타난 바와 같이, 액정 디스플레이 디바이스는 LCD 감마 팩터 또는 계수를 갖는 것을 알 수 있다.

음극선관에 전원 공급을 위하여, 텔레비젼 비디오 신호는 전송기 입력 신호가 입력 신호 전력의 약 0.45승(1/2.2승)에 비례하는 출력 신호를 발생시켜 감마 보상하는 전송기 출력 신호로서 비디오 전송기에 의해 발생된다. 따라서, 텔레비젼 비디오 신호가 CRT와 LCD 감마 팩터 사이의 차를 보상하는 감마 보상에 관련하여 처리되는 감마 보상 비디오 신호에 의해 텔레비젼 수신기의 액정 디스플레이 디바이스를 구동하기 위하여 필요하다.

감마 보상 비디오 신호를 발생시키기 위하여, 액정 디스플레이 디바이스 구동 회로는 일본국의 텔레비젼 엔지니어 학회지의 제7장 제5절(페이지 221 내지 226)의 오오꼬시 디까노리의 액정 디스플레이라는 제목으로 소꼬도에 의해 1985년 출판된 표준 ISO 3602에 따라 번역된 책에 설명되어 있다. 이러한 구동 회로는 입력 비디오 신호를 LCD 감마 팩터를 고려하여 감마 보상 비디오 신호로 변환하기 위한 감마 변환 회로를 포함한다.

이것은 일본국 특허 공개 공보 제1-220, 579호에 개재된 디지탈 감마 변환 회로란 명칭으로 개재된 텔레비젼 학회지(일본국의 텔레비젼 엔지니어 학회)의 구동 회로에 사용될 수 있다. 이러한 디지탈 감마 변환 회로를 제작할 때, 구동 회로는 여기에서 디지탈형 구동 회로로 칭한다. 대조적으로, 아날로그형 액정 디스플레이 디바이스 구동 회로는 제안되어 있다.

후술하는 방식에 있어서, 텔레비젼 학회지의 구동 회로는 입력 비디오 신호를 디지탈 비디오 신호로 변환하는 A/D 변환기 및 디지탈 비디오 신호를 디지탈 감마 보상 비디오 신호로 변환하는 ROM을 포함한다. 액티브 매트릭스 액정 디스플레이 디바이스의 구동을 위하여, A/D 변환기는 디지탈 비디오 신호에 대응하는 클럭 주파수 또는 비율의 화소 클럭의 클럭 배열에 의해 연산되고, 디지탈 비디오 신호를 발생할 수 있는 변환기 비트 길이를 갖는다. ROM은 디지탈 비디오 신호 및 디지탈 감마 보상 비디오 신호로 처리할 수 있는 메모리 용량 및 메모리 비트 길이를 갖는다.

변환기의 클럭 주파수 및 메모리 비트 길이는 입력 비디오 신호가 고 선명 비디오 신호 또는 칼라 비디오 신호 중 하나일 때 매우 높고 깊다. 결과적으로, 디지탈형 구동 회로는 A/D 변환기 및 구동 회로는 전력을 소모한다는 결함이 있다. 이러한 형태의 입력 비디오 신호와 무관하게 변환기 및 메모리 비트 길이는 구동 회로가 높은 정확성을 갖는 경우, 길어야만 한다. 결과적으로, 구동 회로는 변환기 및 메모리가 전력 소모되는 다른 결함을 갖는다.

부수적으로, 구동 회로는 LCD 감마 팩터의 연속적인 감마 보상을 조정할 수 없다. 여기에서, 액정 디스플레이 디바이스는 출력 광을 디스플레이를 보는 시각에 따라 변하는 상이한 후도가 방출됨을 의미한다. 결과적으로, 구동 회로는 LCD 감마 팩터 및 액정 디스플레이 디바이스를 보는 최적의 시각의 LCD 감마 팩터의 보상의 연속적인 조정을 달성할 수 없는 결함을 갖는다.

아날로그형 구동 회로는 다이오드 또는 유사 비선형 회로 소자를 각각 포함하는 라인 유니트 발생 회로에 의해 발생된 복수의 라인 세그먼트를 구성하는 다각형 라인에 의해 액정 디스플레이 디바이스의 휘도 대 구동 전압 특성 곡선에 근사된 아날로그 감마 변환 회로로 이루어져 있다. 그러므로, 복잡한 곡선의 LCD 감마 팩터의 근사가 불가피하다는 제약이 있다. 결과적으로, 아날로그형 구동 회로는 고정확도를 획득하기에 불가능한 여러가지 결함을 갖는다.

한편, 아날로그형 액정 디스플레이에 있어서, 각 라인 유니트 발생 회로는 차동 증폭기에 의해 실행된다. 이것은 고속 연산을 획득하기 위한 것이고, 후술하는 바와 같은 방식의 본 발명에서 차동 증폭기의 사용과 상이하다.

본 발명의 목적은 저 전력 소모의 액정 디스플레이 디바이스 구동 회로를 제공하기 위한 것이다.

본 발명의 다른 목적은 상술한 형태이고, 저가의 구동 회로를 제공하기 위한 것이다.

본 발명의 또 다른 목적은 상술한 형태이고, 정확하게 근사된 LCD 감마 팩터를 갖는 액정 디스플레이 디바이스 구동 신호를 발생할 수 있는 구동 회로를 제공하는 것이다.

본 발명은 또 다른 목적은 상술한 형태이고, 제1 내지 제N(N이 2보다 큰 상수) 선형 함수 곡선을 결합에 의해 생성되는 비선형 곡선에 의해 근사된 휘도 대 구동 전압 특성 곡선의 정확한 근사를 갖는 구동 전압의 구동 신호를 발생하기 위한 구동 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 상술한 형태이고, 제1 내지 제N 선형 함수 곡선에 1 대 1 대응으로 제1 내지 제N 차동 증폭기에 의해 생성되는 제1 내지 제N 함수 전압으로 이루어진 복합 구동 전압을 발생하는 아날로그 비선형 연산 회로로 실행되는 구동 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 상술한 형태이고, 음극선관의 디스플레이로 적용된 텔레비젼 비디오 신호가 공급될 때 연산할 수 있는 구동 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 상술한 형태이고, 비디오 신호가 칼라 텔레비젼 비디오 신호일 때 사용할 수 있는 구동 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 후술하는 상세한 설명에 의해 명백해질 수 있다.

본 발명에 따르면, 제1 내지 제N(여기에서, N은 적어도 3인 정수) 선형 함수 곡선의 연결에 의해 생성되는 비선형 곡선에 의해 근사된 휘도 대 구동 전압 특성 곡선을 갖는 액정 디스플레이 디바이스를 위한 구동 회로를 제공하고, (A) 제1 내지 제N 선형 함수 곡선에 1 대 1 대응하는 제1 내지 제N 함수 전압을 생성하기 위한 제1 내지 제N 연산 증폭기로 구성되는 아날로그 비선형 연산 회로 및 (B) 제1 내지 제N 함수 전압을 구동 전압의 합성 구동 신호로 구성하는 구성 수단을 포함하는 구동 회로를 제공하는 것이다.

이하, 첨부 도면을 참조하여 본 발명의 목적 및 장점에 대해 상세히 설명하겠다.

제1도를 참조하여, 종래의 액정 디스플레이 디바이스 구동 회로는 본 발명을 이해를 용이하게 하기 위하여 설명될 수 있다. 구동 회로는 상술한 텔레비젼 학회지에 개재되어 있고, 액티브 매트릭스형 액정 디스플레이 디바이스(LCD)(11)을 구동하기 위한 것이다.

종래의 공지된 방식에 있어서, 액정 디스플레이 디바이스(11)은 2개의 직교 좌표축, 즉 매트리스 어레이에서 화소 라인 또는 행 및 화소 열과 같은 수평 및 수직 축과 평행하게 배열된 수평 및 수직 화소를 포함한다.

제1도는 본 발명의 실시예에 따른 액정 디스플레이 디바이스 구동 회로를 설명하기 위하여 부수적으로 사용된다. 제1도는 더욱이 본 발명의 다른 실시예에 따른 구동 회로를 설명하기 위하여 사용된다.

이러한 액정 디스플레이 디바이스는 구동 회로에 공급된 입력 텔레비젼 신호의 입력 비디오 신호[V(i)]에 의해 나타낸 패턴을 표시하기 위한 것으로 일반성의 손실없이 추정될 수 있다. 입력 비디오 신호는 0.0과 0.7 V 피크-피크의 변화가능한 아날로그 레벨을 갖는다. 입력 텔레비젼 신호가 발생되면, 수평 및 수직 동기화 신호[H(s) 및 U(s)]는 구동 회로에 공급된다. 수평 동기화 신호는 수평 스캐닝 주기를 정의한다. 수직 동기화 신호는 수직 스캐닝 주기를 정의한다.

구동 회로에 있어서, 입력 비디오 신호[V(i)]는 증폭기(AMP)(13)에 의해 증폭시켜 증폭된 비디오 신호[V(a)]로 레벨 시프트시킨다. 이제 설명하는 본 발명의 방식에 있어서, 감마 변환 회로(15)는 증폭된 비디오 신호를 상술된 LCD 감마 팩터 또는 계수(γ)에 관련되는 변환된 비디오 신호[V(c)]로 변환시킨다. 증폭기(13) 및 감마 변환 회로(15)는 공동적으로 비디오 프로세서라 칭한다.

수평 및 수직 동기화 신호[H(s) 및 U(s)]로부터 타이밍 회로(17)은 수평 및 수직 스캐닝 펄스 시퀸스[H(p) 및 U(p)] 및 수평 스캐닝 주파수의 구동 신호 제어 신호(F)를 발생한다. 제어 신호는 액정 디스플레이 화소 또는 소자의 열화를 억제하기 위한 것이다.

변환된 비디오 신호[V(c)]가 공급되고, 신호 제어 신호(F)로 제어되면, 구동 신호 회로(19)는 정부 구동 신호[V(p) 및 V(n)]을 발생한다. 특히, 구동 신호 회로(19)는 접속부(도시하지 않음)을 통해 선정된 전압(Vcom)을 부수적으로 공급한다. 감마 변환 회로로부터 정 신호가 공급된 경우에 있어서, 구동 신호 제어 신호에 반응하여 전압(Vcom)에 관련된 정 구동 신호를 변환하면, 구동 신호 회로(19)는 부 구동 신호를 발생한다. 수평 구동기(21)(첨자 생략)은 화소 라인 구동기로서 사용될 수 있는 스테이지를 갖는 시프트 저항기이다.

수직 스캔 회로(23)을 사용함으로써, 차동 시프트 저항기는 수직 스캐닝 펄스 시퀸스[U(p)]에 공급되고, 화소열을 다른 열로 주기적으로 구동하기 위하여 스캐닝 전극용 수직 스캔 신호를 발생한다. 액정 디스플레이 디바이스(11)은 수평 구동기(21) 및 수직 스캔 구동기(23)에 접속된다.

제2도를 참조하여, 감마 변환 회로(15)는 상술된 일본국 특허 공개 공보 제220, 579호의 1989년에서 개재된 종래의 디지탈 감마 변환 회로이다. 디지탈 감마 변환 회로(15)는 증폭된 비디오 신호[V(a)]을 LCD 감마 팩터에 따라 감마 변환 비디오 신호[V(c)]로 디지탈로 변화하기 위한 것이다.

각 화소 라인에서의 다수의 화소의 생산에 거의 비례하는 클럭 주파수의 화소 클럭의 클럭 시퀸스(CK) 또는 수평 스캐닝 펄스 시퀸스[H(p)]의 수평 스캐닝 주파수 및 비를 갖는 접속부(도시하지 않음)을 통해 공급되면, A/D 변환기(25)는 증폭된 비디오 신호를 증폭된 비디오 신호의 증폭된 아날로그 레벨을 나타내는 디지탈 레벨을 갖는 디지탈 비디오 신호[D(v)]로 변환된다. ROM(27)은 디지탈 레벨과 감마 보상 레벨 사이의 감마 보상 데이타를 디지탈 레벨이 LCD 감마 팩터에 따라 변환될 수 있도록 부하된다.

디지탈 비디오 신호[D(v)]에 응답하여, ROM(27)은 디지탈 변환 신호[D(c)]를 발생한다. D/A 변환기(29)는 디지탈 변환 신호를 상술한 변환 비디오 신호로 사용하기 위하여 아날로그 변환 신호로 변환된다.

종래의 디지탈 감마 변환 회로는 여기에서 상술된 다양한 결점을 갖는다는 것을 명백히 알 수 있다. 여기에서 상술된 방식에 있어서, 종래의 아날로그 감마 변환 회로는 결점을 갖는다.

제1도에 관련하여 제3도를 참조하면, 휘도 대 구동 전압 특성 곡선은 정 구동 신호[V(p)]의 구동 전압의 예이다. 세로 좌표는 구동 전압에 반응하는 액정 디스플레이 디바이스(11)에 의해 방출된 광의 휘도(LUM)을 나타낸다. 휘도는 제로와 최대 휘도 사이에서 변화할 수 있다.

구동 전압이 제로와 최대 전압의 약 25% 사이에서 변하지만, 휘도는 거의 제로로 유지된다. 구동 전압이 최대 전압과 약 90% 사이에서 변하지만, 휘도는 거의 최대 휘도에서 유지된다. 구동 전압은 약 25%와 약 90% 사이에서 변하지만, 휘도는 비선형적으로 변한다. 동시에, 구동 전압이 약 40%와 약 70% 사이에서 변하지만, 휘도는 LCD 감마 팩터 또는 계수를 정의하는 경사와 함께 최대 휘도의 약 15%와 85% 사이에서 선형적으로 변한다.

이러한 특성 곡선을 분석하여 본 발명자는 다음과 같이 확인하였다. 각 휘도 대 구동 전압 특성 곡선은 제1 내지 제N(N이 최소한 3인 정수를 나타냄) 선형 함수 곡선에 의해 발생되는 비선형 곡선에 근사한다. 감마 팩터는 두 방향으로 도통이 가능하게 화살 라인에 의해 표시된 방식에서 액정 디스플레이 디바이스를 거의 다르게 할 수 있다.

계속해서 제1도와 함께, 제4도를 참조하면, 아날로그 감마 변환 또는 보상 회로는 본 발명의 제1실시예에 따르고 제1도에 관해 도시된 형태의 액정 디스플레이 디바이스 구동 회로의 감마 변환 회로(15)로 사용하기 위한 아날로그 비선형 연산 회로이다. 구동 회로는 액정 디스플레이 디바이스(11)을 구동하기 위한 것이다.

비선형 연산 회로는 제1 내지 제N 증폭기 출력 신호 또는 여기에서 설명된 제1 내지 제N 선형 함수 곡선에 1 대 1 대응으로 제1 내지 제N 함수 전압을 발생하기 위한 제1 내지 제N 연산 증폭기 회로로서 제1 내지 제N 차동 증폭기 회로 및 제1 내지 제N 증폭기 출력 신호 또는 함수 전압을 복합 신호로 구성하기 위한 구성 배열 또는 유니트를 포함한다. 정수(N)은 3이다는 것이 충분히 확인되었다. 이러한 복합 신호는 액정 디스플레이 디바이스(11)의 구동에서 구동 신호로서 후에 사용된다.

제4도에 있어서, 아날로그 비선형 연산 회로는 후술하는 설명으로부터 명백해지는 제1 내지 제3차동 증폭기 회로[31(1), 31(2) 및 31(3)]을 포함하고, 제1도에 관련하여 도시된 증폭된 비디오 신호[V(a)]가 일반적으로 공통으로 공급된 제1 내지 제3 주 입력 단자(first through third primary input terminals) 및 제1 내지 제3기준 전압과 같은 저, 중 및 고 기준 전압[Vr1(첨자 ar 및 el의 조합), Vrm 및 Vrh]이 공급된 제1 내지 제3 부 입력 단자(first through third secondary input terminals)를 갖는다. 증폭된 비디오 신호는 입력 비디오 신호로서 간단하게 선택적으로 지칭될 수 있다. 입력 비디오 신호는 흑백 레벨을 갖는다는 것을 주지해야 한다. 저, 중 및 고 기준 전압은 백색 레벨, 흑 레벨과 백색 레벨 사이의 중간 레벨 및 흑색 레벨로 정의된다. 복합된 신호는 변환된 신호 이전에 사용된 기준 부호[V(c)]에 의해 정의될 수 있는 감마 보상 비디오 신호이다.

제1차동 증폭기 회로[31(1)]은 제1 정 전류[i(1)]을 발생하기 위한 제1 정 전류원[I(1)]을 포함한다. 제1트랜지스터(Q1)은 제1 주 입력 단자에 접속된 제1베이스 및 제1트랜지스터, 제1에미터 및 제1콜렉터를 갖는다. 제2트랜지스터(Q2)는 제2입력 단자에 접속된 제2베이스, 제2에미터 및 콜렉터 또는 바이어스 전압(Vcc)가 공급된 제2콜렉터를 갖는다. 제1저항기(R1)은 제1에미터에 접속된 한단부 및 제1 정 전류원[I(1)]에 접속된 다른 단부를 갖는다. 제2저항기(R2)는 제2에미터에 접속된 한 단부 및 제1 정 전류원[I(1)]에 접속된 다른 단부를 갖는다.

제2차동 증폭기 회로[31(2)]는 제2 정 전류[i(2)]의 제2 정 전류원[I(2)]를 포함한다. 제3트랜지스터(Q3)은 제2 주 입력 단자에 접속된 제3베이스, 제3에미터 및 제3콜렉터를 갖는다. 제4트랜지스터(Q4)는 제2 부 입력 단자에 접속된 제4베이스, 제4에미터 및 콜렉터 전압이 공급된 제4콜렉터를 갖는다. 제3저항기(R3)은 제3에미터에 접속된 한 단부 및 제2 정 전류원[I(2)]에 접속된 다른 단부를 갖는다. 제4저항기(R4)는 제4에미터에 접속된 한 단부 및 제2 정 전류원[I(2)]에 접속된 다른 단부를 갖는다.

제3차동 증폭기 회로[31(3)]은 제3 정 전류[i(3)]를 발생하기 위한 제3 정 전류원[I(3)]을 포함한다. 제5트랜지스터(Q5)는 제3 주 입력 단자에 접속된 제5베이스, 제5에미터 및 제5콜렉터를 갖는다. 제6트랜지스터(Q6)은 제3 주 입력 단자에 접속된 제6베이스, 제6에미터 및 콜렉터 전압이 공급된 제6콜렉터를 갖는다. 제5저항기(R5)는 제5에미터에 접속된 한 단부 및 제3 정 전류원[I(3)]에 접속된 다른 단부를 갖는다. 제6저항기(R6)는 제6에미터에 접속된 한 단부 및 제3 정 전류원[I(3)]에 접속된 다른 단부를 갖는다.

구성 배열은 제1, 제3 및 제5콜렉터에 접속된 한 단부 및 전력 전압(Vgc)의 전력이 공급된 제5콜렉터 및 다른 단부를 갖는 제7저항기(R7)을 포함한다. 제1 내지 제6저항기(R1 내지 R6)은 에미터 저항기이다. 제7저항기(R7)은 부하 저항기로서 작용한다. 간단하게 상술된 방식에 있어서, 제1 내지 제3차동 증폭기 회로(31)(첨자 생략)은 제1, 제3 및 제5콜렉터에 부하 또는 제7저항기(R7)의 접속부의 공통점에서 복합 전압으로서 선택적으로 제1 내지 제3함수 전압을 발생한다.

연산 증폭기(33)은 비변환 또는 플러스 및 변환 또는 마이너스 입력 단자와 증폭기 출력 단자를 갖는다. 비변환 입력 단자는 접속부의 공통점에 접속된다. 변환 입력 단자는 증폭기 출력 단자에 접속된다. 결과적으로, 연산 증폭기(33)은 복합 신호를 감마 보상된 비디오 신호[V(c)]로서 증폭기 출력 단자에서 발생하기 위하여 전압 플로워로서 작용한다.

연산시에, 제1 및 제2저항기(R1 및 R2)는 서로 거의 동일한 제1 및 제2저항치(R1 및 R2)(동일 참조 번호 사용)를 갖는다. 유사하게, 제3 및 제4저항기(R3 및 R4)는 서로 거의 동일한 제3 및 제4저항치(R3 및 R4)를 갖는다. 제5 및 제6저항기(R5 및 R6)은 서로 거의 동일한 제5 및 제6저항치(R5 및 R6)을 갖는다. 제7저항기(R7)은 간단하게 명백해지는 제7저항치(R7)을 갖는다.

입력 신호[V(a)]는 저 기준 전압(Vr1)과 동일한 제1아날로그 레벨을 갖는다. 이 경우, 제1, 제2, 제4 및 제6트랜지스터(Q1, Q2, Q4 및 Q6)은 온 상태이다. 제3 및 제5트랜지스터(Q3 및 Q5)는 오프 상태이다. 제1 및 제2트랜지스터(Q1 및 Q2)는 정 전류의 절반[i(1)/2]이 공급된다. 감마 보상된 비디오 신호[V(c)]는 다음 식에 의해 제공된 고 출력 레벨(Vch)를 제공한다.

Vch=Vgc-R7.i(1)/2

증폭된 비디오 신호는 거의 상승된 레벨을 갖는다고 가정한다. 이 사실에 있어서, 큰 전류는 제2트랜지스터(Q2)보다 제1트랜지스터(Q1)을 통해 흐른다. 동시에, 제1트랜지스터(Q1)은 제1 정 전류[i(1)]이 공급된다. 감마 보상된 비디오 신호는 다음 식에 의해 제공된 중간 고 레벨[Vcm(1)]을 제공한다.

Vcm(1)=Vgc-R7.i(1)

증폭된 비디오 신호는 중 기준 전압(Vrm)과 동일한 제2아날로그 레벨을 갖는다고 가정한다. 이 경우, 제3트랜지스터(Q3)은 온 상태로 바뀐다. 각 제3 및 제4트랜지스터(Q3 및 Q4)는 제2 정 전류의 절반[i(2)/2]가 공급된다. 감마 보상된 비디오 신호는 다음 식에 의해 제공된 중간 출력 레벨(Vcm)을 제공한다.

Vcm=Vgc-R7[i(1)+i(2)/2]

증폭된 비디오 신호는 더 상승한 레벨을 갖는다고 가정한다. 이 경우, 큰 전류는 제4트랜지스터(Q4)보다 제3트랜지스터(Q3)를 통해 흐른다. 동시에, 제3트랜지스터(Q3)은 제2 정 전류[i(2)]가 공급된다. 감마 보상된 비디오 신호는 다음 식에 의해 제공된 중 저 레벨[Vcm(2)]를 제공한다.

Vcm(2)=Vgc-R7[i(1)+i(2)]

증폭된 비디오 신호는 고 기준 전압(Vrh)와 동일한 제3아날로그 레벨을 갖는다고 가정한다. 이 경우, 제5트랜지스터(Q5)는 온 상태로 변환된다. 각 제5 및 제6트랜지스터(Q5 및 Q6)은 제2 정 전류의 절반[i(3)/2]이 공급된다. 감마 보상된 비디오 신호는 다음 식에 의해 제공된 저 출력 전압(Vcl)(첨자 cee 및 el의 결합)를 제공한다.

Vcl=Vgc-R7[i(1)+i(2)+i(3)/2]

제1도 및 제4도에 부가적으로 관련된 제5도를 참조하면, 증폭된 비디오 신호[V(a)]의 제1 내지 제3아날로그 레벨은, 저 중 및 고 기준 전압(Vrl, Vrm 및 Vrh)와 동일한 가로 좌표에 따라 나타낸다. 감마 보상된 비디오 신호[V(c)]의 저, 중 및 고 출력 전압은 좌표에 따라 나타낸다. 제4도의 감마 보상 회로(15)는 중간 기준 전압(Vrm) 또는 중간 출력 레벨(Vcm)에 가까운 LCD 감마 팩터를 정의하는 경사를 갖는 입력 대 출력 특성 곡선을 갖는다.

제1도, 제4도 및 제5도에 부가적으로 관련된 제3도에 따르면, 구동 신호 회로(19)는 정 구동 신호[V(p)]를 제5도에 도시된 방식으로 선정된 전압(Vcom)에 관련된 감마 보상된 비디오 신호[V(c)]를 변환시킴으로써 발생된다. 전력원 전압(Vgc), 기준 전압(Vrl, Vrm 및 Vrh), 정 전류[i(1) 내지 i(3)] 및 제1 내지 제7저항치(R1 내지 R7)은 제3도에 예시된 바와 같이 상이한 LCD 감마 팩터들을 정의하는 중 기준 전압(Vrm)에 가까운 경사를 갖는 다양한 휘도 대 구동 전압 특성 곡선을 따르도록 설정된다.

이러한 LCD 감마 팩터들은 다음 식에 의해 충족된다는 것을 확인하였다.

(R3+R4)/R7

이 공식은 제1도 및 제4도의 구동 회로가 제3, 제4 및 제7저항치를 조정함으로써 다양한 액정 디스플레이 디바이스(11)에 적용된다는 것을 나타낸다. 실제로, 가변 저항기는 제3 및 제4저항기(R3 및 R4) 또는 제7저항기(R7) 중 하나에 양호하게 사용된다. 전자의 경우에 있어서, 작은 LCD 감마 팩터는 작은 저항치를 갖는 가변 저항기를 구성함으로써 달성된다. 후자의 경우에 있어서, 큰 LCD 감마 팩터는 작은 저항치를 갖는 가변 저항기를 구성함으로써 달성된다.

제4도에 부가적으로 관련된 제6도를 참조하면, 제2차동 증폭기 회로[31(2)]는 제3 및 제4저항기(R3 및 R4)(제4도) 대신에 제1 및 제2 MOS 트랜지스터(M1및 M2)를 포함한다. 각 MOS 트랜지스터(M)(첨자 생략)은 조정가능한 게이트 전압(Vadj)에 의해 제어된 가변 채널 저항을 갖는다.

제1도 및 제3도 내지 제6도를 참조하면, 구동 회로는 우수하게 사용할 수 있다고 평가된다. 그러나, 고 선명도 텔레비젼 신호 또는 칼라 텔레비젼 신호 중 하나에 의해 액정 디스플레이 디바이스(11)을 구동하기 위하여 도시되는 구동 회로에 의해 불리하게 한다. 이것은 액정 디스플레이 디바이스(11)이 거대한 다수의 화소를 갖고, 클럭 시퀸스(CK)가 고 클럭 주파수를 갖기 때문이다. 실시예에 있어서, 적색, 녹색 및 청색 성분 신호(R, G 및 B)를 포함하는 칼라 비디오 신호를 정할 수 있다. 액정 디스플레이 디바이스(11)은 1280×1024 화소를 포함하고, 구동 신호 제어 신호(F)의 수직 스캐닝 주파수는 60㎐이다. 이 상황하에서, 클럭 주파수는 약 108㎒이다. 각 화소 라인 또는 행은 10nsec 내에서 구동되어야 하다.

제7도 및 제8도를 참조하여, 제1도와 관련하여 설명된 본 발명의 제2실시예에 따른 액정 디스플레이 디바이스 구동 회로에 사용하는 비디오 프로세서에 대해 이제부터 설명하겠다. 비디오 프로세서에는 적색, 녹색 및 청색 입력 비디오 신호[V(r), V(g)및 V(b)] 및 클럭 시퀸스(CK)가 공급된다. 공지되어 있는 바와 같이, 적색, 녹색 및 청색 비디오 신호는 적색, 녹색 및 청색으로 채색되지는 않지만, 변형체 적색, 녹색 및 청색은 적색, 녹색 및 청색 성분 신호라 지칭한다. 이것은 후술되는 회로 소자 및 다른 신호에 적용한다.

휘도 신호는 공지된 방식으로 적색, 녹색 및 청색 입력 비디오 신호로 구성된다. 흑색 및 백색 레벨[V(k) 및 V(w)]는 휘도 신호로서 획득된다.

정수(N)은 3으로 추정된다. 이 3이라는 숫자는 적색, 녹색 및 청색 3원색과 관련이 없다. 상술된 바와 같이, 저, 중 및 고 기준 전압(Vrl, Vrm 및 Vrh)는 백색 레벨, 흑색과 백색 레벨 사이의 중간 레벨 및 흑색 레벨로 정의된다.

액정 디스플레이 디바이스는 정부 구동 신호 및 수평·수직 스캐닝 펄스 시퀸스에 의해 구동된다. 정부 구동 신호는 선정된 전압(Vcom)을 감마 보상 비디오 신호(Vc)와 조합함으로써 유도된다. 이하, 선정된 수는 M으로 표시된다. 선정된 수(M)은 전형적으로 8이다.

제7도에 도시된 비디오 프로세서에 있어서, 적색, 녹색 및 청색 증폭기 회로(AMP)[35(r), 35(g) 및 35(b)]는 적색, 녹색 및 청색 입력 신호 또는 성분 신호를 증폭시켜 증폭된 적색, 녹색 및 청색(비디오) 신호로 레벨 시프트시킨다. 이와 관련하여, 각각의 적색, 녹색 및 청색 증폭기 회로(35:첨자 생략)는 제1도와 관련하여 설명된 증폭기(13)의 연산과 유사하다.

각각의 이들 증폭된 신호를 선정된 수(M)으로 분할하면, 적색, 녹색 및 청색 증폭기 회로(35)는 제1 내지 제M 적색, 녹색 및 청색 분할된(비디오) 신호를 발생한다. 제1 내지 제M 적색, 녹색 및 청색 분할된 신호는 V(ar1) 내지 V(ar8), V(ag1) 내지 V(ag8) 및 V(ab1) 내지 V(ab8)로 표시된다.

각각의 적색, 녹색 및 청색 샘플 및 보유(S/H) 회로 그룹[37(r), 37(g) 및 37(b)]는 제1 내지 제M 샘플 및 보유 회로로 구성된다. 이러한 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37:첨자 생략)을 설명하기 위해 각각의 제1 내지 제M 샘플 및 보유 회로는 제m 샘플 및 보유 회로[여기에서, m은 1과 M 사이의 변수(1과 M을 포함함)]로 칭해질 수 있다.

제8도에 있어서, 적색 샘플 및 보유 회로 그룸[37(r)]의 제m 샘플 및 보유 회로 그룹[37(r)]은 참조 부호[37(rm)]으로 표시된다. 각각의 제1 내지 제M 적색 분할 신호는 제m 적색 분할 신호로 언급될 수 있고 참조 부호[V(arm)]으로 표시될 수 있다.

특히, 제7도 및 제8도를 상세히 설명하겠다. 제m 적색 샘플 및 보유 회로[37(rm)]으로 표시된 방식에 있어서, 적색, 녹색 및 청색 제m 샘플 및 보유 회로 및 샘플 및 보유 회로 그룹(37)은 클럭 시퀸스(CK)에 의해 공통으로 제어되고, 제m 적색, 녹색 및 청색 분할 신호가 공급된다. 각각의 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37)에 있어서, 이러한 제m 샘플 및 보유 회로는 제1샘플 및 보유 회로에서부터 제M 샘플 및 보유 회로까지 주기적으로 사용할 수 있다. 녹색, 적색 및 청색 샘플 및 보유 회로 그룹(37)의 제m 샘플 및 보유 회로는 M 화소 클럭 동안, 적색, 녹색 및 청색 분할 신호의 제m 샘플 및 제8도에 도시된 방식으로 제m 적색 보유 비디오 신호[V(srm)]에 의해 적색, 녹색 및 청색 보유 비디오 신호를 발생하도록 보유한다. 이러한 방식으로, 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37)은 제1 내지 제M 적색, 녹색 및 청색 보유 비디오 신호[V(sr1) 내지 V(sr8), V(sg1) 내지 V(sg8) 및 V(sb1) 내지 V(sb8)]을 발생한다.

상술된 바와 같이, 클럭 신호(CK)가 약 108㎒의 클럭 주파수를 갖는다고 가정한다. 선정된 수(M)이 8인 경우, 적색, 녹색 및 청색 분할 신호의 각각의 제1 내지 제M 샘플은 약 80㎱의 신호 폭을 갖는다. 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37)의 관련된 하나의 제1 내지 제M 샘플 및 보유 회로에 있어서, 제m 샘플은 제(m-1) 샘플보다 약 10㎱ 후에 래치되고, 여기에서, 제m 샘플이 제1샘플인 경우에 제(m-1) 샘플은 제M 샘플이다.

제1 및 제2증폭기 회로(AMP)[39(k) 및 39(w)]는 휘도 신호의 흑백색 레벨[V(k) 및 V(w)]를 증폭시키고 레벨 시프트하여 제1 및 제2 증폭된 신호[A(k) 및 A(w)]를 발생한다. 각각의 제1 및 제2증폭기 회로(39)는 제1도와 관련하여 설명된 증폭기(13)과 유사하게 연산한다.

제1 및 제2샘플 및 보유(S/H) 회로[41(k) 및 41(w)]는 클럭 시퀸스(CK)에 의해 공통으로 제어되고, 제1 및 제2증폭 신호[A(k) 및 A(w)]가 공급된다. 제1 및 제2샘플 및 보유 회로(41:첨자 생략)은 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37) 내에 포함된 제1 및 제2샘플 및 보유 회로와 상이하다.

각각의 제1 및 제2샘플 및 보유 회로(41)은 비 디스플레이 기간 동안에 이곳에 공급된 제1 및 제2증폭 신호들 중의 하나의 샘플을 보유한다. 이러한 방식으로, 제1 및 제2샘플 및 보유 회로(41)은 제1 및 제2보유 신호[S(k) 및 S(w)]를 발생한다.

제1 및 제2보유 신호[S(k) 및 S(w)]가 공급되면, 기준 전압(REF VG) 발생기(43)은 상술된 저, 중 및 고 기준 전압(Vr1, Vrm 및 Vrh)를 발생한다. 이제, 제1 및 제2증폭기 회로(39), 제1 및 제2샘플 및 보유 회로(41) 및 기준 전압 발생기(43)의 결합은 흑·백색 레벨[V(k) 및 V(w)] 및 클럭 시퀸스(CK)에 반응하여 저, 중 및 고 기준 전압을 발생하는 전압 발생 장치로서 작용한다는 것을 알 수 있다.

전체적으로 고려된 경우, 적색, 녹색 및 청색 아날로그 연산(OP) 회로[45(r),45(g) 및 45(b)]는 제4도에 참조하여 설명된 방식으로 제1도의 감마 변환 회로(15)로 사용된 아날로그 비선형 연산 회로와 유사하다. 그러므로, 적색, 녹색 및 청색 아날로그 연산 회로(45:첨자 생략)는 3개의 M 채널 감마 변환 또는 보상 회로이고, 제1 내지 제M 적색, 녹색 및 청색 보유 비디오 신호[V(sr1) 내지 V(sr8), V(sg1) 내지 V(sg8) 및 V(sb1) 내지 V(sb8)]이 공급된 제1 내지 제M 주 적색, 녹색 및 청색 입력 단자 ,및 저 중 및 고의 기준 전압인 제1 내지 제3기준 전압으로서 전압 발생 장치(39, 41 및 43)으로부터 공급된 제1 내지 제3 부 적색, 녹색 및 청색 입력 단자를 갖는다.

적색, 녹색 및 청색 아날로그 연산 회로(45)는 제1 내지 제M 적색, 녹색 및 청색 보유 비디오 신호를 제1 내지 제M 적색, 녹색, 청색 감마 보상 신호[V(sr1) 내지 V(sr8), V(sg1) 내지 V(sg8) 및 V(sb1) 내지 V(sb8)]로 비선형적으로 처리한다. 제1도와 관련하여 설명된 방식으로, 제1 내지 제M 적색, 녹색 및 청색 감마 보상 신호는 제1도에 도시된 구동 신호 회로(19)에 전송된다.

적색, 녹색 및 청색 아날로그 연산 회로(45)의 연산은 재검토될 수 있다. 샘플은 상이한 기간 동안에 래치되지만, 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37)의 제1 내지 제M 샘플 및 보유 회로, 및 제1 내지 제2샘플 및 보유 회로(41)은 실제로 공통 오프셋 전압으로 사용하도록 공통 회로 소자의 공통 구조를 갖는다. 결과적으로, 저, 중 및 고 기준 전압은 제1 내지 제M 적색, 녹색 및 청색 보유 비디오 신호, 및 제1 및 제2보유 신호와 공통 전압 관계를 갖는다. 이것은 적색, 녹색 및 청색 아날로그 연산 회로(45)가 LCD 감마 팩터에 대해 정확하게 보상할 수 있게 한다.

제7도에 있어서, 증폭기 회로(35), 샘플 및 보유 회로 그룹(37) 및 아날로그 연산 회로(45)는 제1도와 관련하여 도시된 비디오 프로세서(13 및 15)로서 사용할 수 있다. 전압 발생 장치는 감마 변환 회로(15) 및 비디오 프로세서 내에 포함될 수 있다.

적색, 녹색 및 청색 아날로그 연산 회로(45)를 더욱 상세하게 설명하면, 각각의 이들 회로(45)는 M 채널 감마 보상 회로, 즉 각각 단일 아날로그 비선형 연산 회로인 제1 내지 제M 유니트 아날로그 연산 회로로 구성된다. 이러한 단일 아날로그 연산 회로에 공급된 경우 제1 내지 제M 적색, 녹색 및 청색 비디오 신호들 중의 한 신호는 단일 비디오 신호라 칭한다.

제4도와 관련하여 설명된 아날로그 비선형 연산 회로인 경우, 단일 아날로그 연산 회로는 제1 내지 제3 부 입력 단자에서 저, 중 및 고 기준 전압이 공급된다. 단일 비디오 신호는 제1 및 제4도와 관련하여 설명된 증폭 비디오 신호[V(a)] 대신에 단일 아날로그 연산 회로의 제1 내지 제3 주 입력 단자에 공통으로 공급된다.

제7도 및 제8도를 다시 참조하고, 제1도 및 제3도 내지 제6도를 다시 참조함으로써, 상술된 HDTV(High Definition Televison) 신호에 관하여 주의를 기울여 보겠다. HDTV 신호가 단색인 경우, 비디오 프로세서는 제7도와 관련하여 설명된 회로 소자들 중에서 적색, 녹색 및 청색 증폭기 회로(35) 중의 하나, 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(37) 중의 적절한 하나, 적색, 녹색 및 청색 아날로그 연산 회로(45) 중의 관련된 하나, 및 전압 발생 장치(39, 41 및 43)을 포함할 수 있다. 이 경우, 회로는 제7도와 관련하여 설명된 회로와 등가 회로라는 것을 알 수 있다.

본 발명은 양호한 실시예에 대해 상세히 설명되었지만, 본 분야에 숙련된 기술자들이라면 본 발명을 용이하게 변경할 수 있다. 예를 들어 상술된 형태의 휘도 대 구동 전압 특성 곡선을 갖고 있고, 여러가지 곡선 형태를 갖고 있는 액정 디스플레이 비다이스용의 합성 구동 전압을 발생하는 구동 회로에 본 발명을 적용할 수 있다.

Claims (3)

1. 제1 내지 제N(여기에서, N은 적어도 3인 정수를 나타냄) 선형 함수 곡선의 연결에 의해 생성되는 비선형 곡선에 의해 근사된 휘도 대 구동 전압 특성 곡선을 갖는 액정 디스플레이 디바이스용 구동 회로에 있어서, 상기 구동 회로는, 상기 제1 내지 제N 선형 함수 곡선에 1 대 1 대응하는 제1 내지 제N 함수 전압을 생성하기 위한 제1 내지 제N 연산 증폭기 회로를 포함하는 아날로그 비선형 연산 회로, 및 상기 제1 내지 상기 제N 함수 전압을 상기 구동 전압의 합성 구동 신호로 구성하는 구성 수단을 포함하되, 상기 제1 내지 제N 연산 증폭기 회로는 상기 제1 내지 상기 제N 함수 전압을 나타내는 제1 내지 제N 증폭기 출력 신호를 발생시키기 위해 입력 비디오 신호가 공통으로 공급되는 제1 내지 제N 주 입력 단자(first through N-th primary input terminals) 및 제1 내지 제N 기준 전압이 공급되는 제1 내지 제N 부 입력 단자(first through N-th secondary input terminals)를 갖고 있으며; 상기 구성 수단은 상기 합성 구동 신호로서 사용하기 위해 상기 제1 내지 제N 증폭기 출력 신호로 감마 보상 비디오 신호를 구성하며; N이 3이고, 상기 입력 비디오 신호는 적색, 녹색 및 청색 성분 신호를 포함하며, 중간 레벨을 통해 흑색 레벨과 백색 레벨 사이에서 변화 가능하며, 상기 백색 레벨, 상기 중간 레벨 및 상기 흑색 레벨은 상기 제1 내지 제3기준 전압으로서 저, 중 및 고 기준 전압을 정의하고, 상기 액정 표시 장치는 상기 감마 보상 비디오 신호 및 선정된 주파수의 화소 클럭의 클럭 시퀸스에 의해 구동되며; 상기 구동 회로는 상기 적색, 상기 녹색 및 상기 청색 성분 신호를 증폭하고 레벨 시프트시켜 적색, 녹색 및 청색 출력 신호를 출력하고, 상기 적색, 상기 녹색 및 상기 청색 출력 신호 각각을 선정된 수로 분할하여 제1 내지 제M(여기에서, M은 상기 선정된 수를 나타냄) 적색, 녹색 및 청색 분할 신호를 발생시키는 증폭기 회로; 각각이 제m 샘플 및 보유 회로(여기서, m은 1에서 M까지의 연속 변수임)를 구비하는 제1 내지 제M 샘플 및 보유 회로로 구성되는 적색, 녹색 및 청색 샘플 및 보유 회로 그룹(상기 제m 샘플 및 보유 회로에는 M화소 클럭 동안 상기 적색, 상기 녹색 및 상기 청색 분할 신호의 제m 샘플들을 보유하기 위해 상기 클럭 시퀸스가 공급되어 제m 적색, 녹색 및 청색 보유 비디오 신호가 생성됨); 상기 흑색 레벨 및 상기 백색 레벨과 상기 클럭 시퀸스에 응답해서 상기 흑색 레벨, 상기 흑색 레벨과 상기 백색 레벨 사이의 중간 레벨 및 상기 백색 레벨에 대응하게 상기 제1 내지 상기 제N 기준 전압으로서, 저, 중 및 고 기준 전압을 발생시키기 위한 전압 발생 장치; 및 각각이 상기 제1 내지 상기 제N 연산 증폭기 회로 및 상기 구성 수단의 조합으로서 상기 저, 상기 중 및 상기 고 기준 전압에 응답하여, 상기 제1 내지 제M 적색, 녹색 및 청색 보유 비디오 신호를 순환적으로 상기 감마 보상 신호로 비선형적으로 처리하기 위한 적색, 녹색 및 청색 아날로그 연산 회로를 포함하는 것을 특징으로 하는 액정 디스플레이 디바이스용 구동 회로.
2. 제1항에 있어서, N이 3이고, 상기 적색, 상기 녹색 및 상기 청색 아날로그 연산 회로 각각은 제1 내지 제M 유니트 아날로그 연산 회로를 포함하고, 상기 적색, 상기 녹색 및 상기 청색 아날로그 연산 회로의 제1 내지 제M 유니트 연산 회로 중 단일 연산 회로는 신호 비디오 신호로서 상기 신호 연산 회로에 공급된 상기 제1 내지 상기 제M 적색, 녹색 및 청색 비디오 신호 중 하나를 처리하며; 상기 제1연산 증폭기 회로는 상기 단일 비디오 신호가 공급되는 제1베이스, 제1에미터 및 상기 제1콜렉터를 갖는 제1트랜지스터, 상기 저 기준 전압이 제공되는 제2베이스, 제2에미터 및 바이어스 전압이 공급되는 제2콜렉터를 갖는 제2트랜지스터, 상기 제1에미터에 접속된 한 단부 및 제1 정 전류가 공급되는 다른 단부를 갖는 제1저항기, 및 제2에미터에 접속된 한 단부 및 상기 제1 정 전류가 공급되는 다른 단부를 갖는 제2 저항기를 포함하는 제1 차동 증폭기 회로이며, 상기 제2연산 증폭기 회로는 상기 단일 비디오 신호가 공급되는 제3베이스, 제3에미터 및 제3콜렉터를 갖는 제3트랜지스터, 상기 중간 기준 전압이 공급되는 제4베이스, 제4에미터 및 상기 바이어스 전압이 공급되는 제4콜렉터를 갖는 제4트랜지스터, 상기 제3에미터에 접속된 한 단부 및 제2 정 전류가 공급되는 다른 단부를 갖는 제3저항기, 및 상기 제4에미터에 접속된 한 단부 및 상기 제2 정 전류가 공급되는 다른 단부를 갖는 제4저항기를 포함하는 제2차동 증폭기 회로이고, 상기 제3연산 증폭기 회로는 상기 단일 비디오 신호가 공급되는 제5베이스, 제5에미터 및 제5콜렉터를 갖는 제5트랜지스터, 상기 고 기준 전압이 공급되는 제6베이스, 제6에미터 및 상기 바이어스 전압이 공급되는 제6콜렉터를 갖는 제6트랜지스터, 상기 제5에미터에 접속된 한 단부 및 제3 정 전류가 공급되는 다른 단부를 갖는 제5저항기, 상기 제6에미터에 접속된 한 단부 및 상기 제3 정 전류가 공급되는 다른 단부를 갖는 제6저항기를 포함하는 제3차동 증폭기 회로이며, 상기 구성 수단은 상기 제1, 상기 제3 및 상기 제5콜렉터에 접속된 한 단부 및 전력이 공급되는 다른 단부를 갖는 제7저항기, 및 상기 제1, 상기 제3 및 상기 제5콜렉터에서 발생된 제1 내지 제3증폭기 출력 신호를 상기 감마 보상 신호로 처리하기 위한 수단을 포함하는 것을 특징으로 하는 액정 디스플레이 디바이스용 구동 회로.
3. 제2항에 있어서, 상기 제3, 상기 제4 및 상기 제7저항기 각각은 가변 저항기인 것을 특징으로 하는 액정 디스플레이 디바이스용 구동 회로.