JPH05216430A - データドライバ - Google Patents
データドライバInfo
- Publication number
- JPH05216430A JPH05216430A JP4019795A JP1979592A JPH05216430A JP H05216430 A JPH05216430 A JP H05216430A JP 4019795 A JP4019795 A JP 4019795A JP 1979592 A JP1979592 A JP 1979592A JP H05216430 A JPH05216430 A JP H05216430A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- voltage
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、デジタル映像信号をＤ／Ａ変換する
際に生じる各出力端子間の電圧のばらつきを補正し、出
力端子の電圧値にばらつきのないデータドライバを提供
することにある。 【構成】データドライバにおいて、デジタル映像信号の
データにより入力電圧を選択する出力データを出力する
ルック・アップ・テーブルを各出力端子毎に設け、出力
電圧を補正した。 【効果】ルック・アップ・テーブルを用いて出力電圧に
合わせて入力電圧を選択することにより、それぞれのデ
ータドライバの出力端子の電圧を補正する。それぞれの
データドライバ内のトランジスタの特性がばらついて
も、出力電圧にばらつきが無く、高画質な画面が得られ
る。
際に生じる各出力端子間の電圧のばらつきを補正し、出
力端子の電圧値にばらつきのないデータドライバを提供
することにある。 【構成】データドライバにおいて、デジタル映像信号の
データにより入力電圧を選択する出力データを出力する
ルック・アップ・テーブルを各出力端子毎に設け、出力
電圧を補正した。 【効果】ルック・アップ・テーブルを用いて出力電圧に
合わせて入力電圧を選択することにより、それぞれのデ
ータドライバの出力端子の電圧を補正する。それぞれの
データドライバ内のトランジスタの特性がばらついて
も、出力電圧にばらつきが無く、高画質な画面が得られ
る。
Description
【０００１】
【産業上の利用分野】本発明はデータドライバおよびそ
れを用いた表示装置に係り、特に、そのデータドライバ
の出力電圧レベルのばらつきをルック・アップ・テーブ
ル（Look UpTable:以下、ＬＵＴと略す。）の内容を書
き替えるごとに出力データで補正するデータドライバに
関する。
れを用いた表示装置に係り、特に、そのデータドライバ
の出力電圧レベルのばらつきをルック・アップ・テーブ
ル（Look UpTable:以下、ＬＵＴと略す。）の内容を書
き替えるごとに出力データで補正するデータドライバに
関する。
【０００２】
【従来の技術】デジタル映像信号を入力とするデータド
ライバの技術として、例えば、特開昭６３−１６１４９
５号公報に記載の液晶表示装置のデータドライバが挙げ
られる。
ライバの技術として、例えば、特開昭６３−１６１４９
５号公報に記載の液晶表示装置のデータドライバが挙げ
られる。
【０００３】この例では、データドライバは、データラ
ッチ回路およびデコーダ、電圧選択回路等で構成されて
いる。液晶表示装置のデータドライバに入力された多階
調デジタル映像信号は前記データラッチ回路によりラッ
チされる。そのデータラッチ回路の出力データは１走査
線毎にデコードされ、そのデコードされた値により前記
電圧選択回路は複数の入力電圧のいずれかを選択し、出
力する。その電圧選択回路の出力が前記液晶表示装置の
データドライバの出力である。その液晶表示装置のデー
タドライバの出力端子はマトリクス液晶パネルの走査線
にそれぞれ接続される。
ッチ回路およびデコーダ、電圧選択回路等で構成されて
いる。液晶表示装置のデータドライバに入力された多階
調デジタル映像信号は前記データラッチ回路によりラッ
チされる。そのデータラッチ回路の出力データは１走査
線毎にデコードされ、そのデコードされた値により前記
電圧選択回路は複数の入力電圧のいずれかを選択し、出
力する。その電圧選択回路の出力が前記液晶表示装置の
データドライバの出力である。その液晶表示装置のデー
タドライバの出力端子はマトリクス液晶パネルの走査線
にそれぞれ接続される。
【０００４】
【発明が解決しようとする課題】上記したように、デジ
タル映像信号を入力する液晶表示装置のデータドライバ
の電圧選択回路は、複数個の電圧の中から１つの電圧を
選択するスイッチ回路を有する。このスイッチ回路は複
数個のトランジスタで構成されるが、これらのトランジ
スタの特性にばらつきが生じる。これにより、同じデジ
タル映像信号を前記データドライバに入力しても、出力
電圧が出力端子毎に異なる場合がある。そのデータドラ
イバ出力電圧がマトリクス液晶パネルの走査線に入力さ
れる画像信号電圧となるが、この画像信号電圧間にばら
つきが生じると画面上に筋状の縞が発生する。さらに出
力電圧のばらつきはデータドライバ毎でも生じ、複数個
のデータドライバを使用する場合、データドライバの境
目で画面上の輝度が帯状に変化する現象が生じる。特
に、データドライバ間のばらつきは、ロットあるいはウ
ェハーが異なれば顕著なものとなる。従来技術はこのよ
うなデータドライバの出力電圧のばらつきを防ぐために
は、トランジスタの特性ばらつきを抑える必要があり、
製造上の歩留まりを低下させていた。
タル映像信号を入力する液晶表示装置のデータドライバ
の電圧選択回路は、複数個の電圧の中から１つの電圧を
選択するスイッチ回路を有する。このスイッチ回路は複
数個のトランジスタで構成されるが、これらのトランジ
スタの特性にばらつきが生じる。これにより、同じデジ
タル映像信号を前記データドライバに入力しても、出力
電圧が出力端子毎に異なる場合がある。そのデータドラ
イバ出力電圧がマトリクス液晶パネルの走査線に入力さ
れる画像信号電圧となるが、この画像信号電圧間にばら
つきが生じると画面上に筋状の縞が発生する。さらに出
力電圧のばらつきはデータドライバ毎でも生じ、複数個
のデータドライバを使用する場合、データドライバの境
目で画面上の輝度が帯状に変化する現象が生じる。特
に、データドライバ間のばらつきは、ロットあるいはウ
ェハーが異なれば顕著なものとなる。従来技術はこのよ
うなデータドライバの出力電圧のばらつきを防ぐために
は、トランジスタの特性ばらつきを抑える必要があり、
製造上の歩留まりを低下させていた。
【０００５】本発明の目的は、データドライバ間あるい
はデータドライバ内のばらつきを補正し、良好な画質の
表示装置を提供することにある。
はデータドライバ内のばらつきを補正し、良好な画質の
表示装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明では、データドラ
イバの出力端子に対応した複数個のＬＵＴを設け、デジ
タル多階調映像信号とＬＵＴの出力データとにより選択
する電圧を決める構成とした。
イバの出力端子に対応した複数個のＬＵＴを設け、デジ
タル多階調映像信号とＬＵＴの出力データとにより選択
する電圧を決める構成とした。
【０００７】
【作用】前記ＬＵＴは、データラッチ回路の出力データ
を入力とし、テーブル・ルック・アップ方法により出力
データを決定する。そのＬＵＴの出力データにより電圧
選択回路の選択電圧が決められる。このため、前記電圧
選択回路において、同じ電圧を選択してもトランジスタ
の特性ばらつきにより出力電圧が各々の出力端子でばら
つきが生じても、前記出力端子のばらつきを補正するよ
うにＬＵＴ内のデータを設定しておくことにより、電圧
ばらつきの補正が可能である。
を入力とし、テーブル・ルック・アップ方法により出力
データを決定する。そのＬＵＴの出力データにより電圧
選択回路の選択電圧が決められる。このため、前記電圧
選択回路において、同じ電圧を選択してもトランジスタ
の特性ばらつきにより出力電圧が各々の出力端子でばら
つきが生じても、前記出力端子のばらつきを補正するよ
うにＬＵＴ内のデータを設定しておくことにより、電圧
ばらつきの補正が可能である。
【０００８】
【実施例】以下、本発明の実施例について説明する。
【０００９】図１は本発明の第一の実施例のブロック図
である。本実施例のデータドライバ４は、データラッチ
回路１、ルック・アップ・テーブル２およびＤ／Ａ変換
回路３で構成されている。データラッチ回路１には映像
信号および制御信号が入力される。前記映像信号はデジ
タル信号であり、その信号線数は表示する階調のビット
数分ある。カラー表示の場合は、前記信号は赤，緑，青
の原色信号毎に表示する階調のビット数分設けられる。
データラッチ回路１は前記信号線より時間的に送られて
きたデータをデータドライバの出力端子毎のデータに変
換する。データラッチ回路１の出力データは、ＬＵＴ２
に入力される。ＬＵＴとしては、例えばＲＯＭ（Read O
nly Memory）で構成し、そのアドレスをＬＵＴの入力信
号として、また、読出しデータをＬＵＴの出力データと
して用いればよい。
である。本実施例のデータドライバ４は、データラッチ
回路１、ルック・アップ・テーブル２およびＤ／Ａ変換
回路３で構成されている。データラッチ回路１には映像
信号および制御信号が入力される。前記映像信号はデジ
タル信号であり、その信号線数は表示する階調のビット
数分ある。カラー表示の場合は、前記信号は赤，緑，青
の原色信号毎に表示する階調のビット数分設けられる。
データラッチ回路１は前記信号線より時間的に送られて
きたデータをデータドライバの出力端子毎のデータに変
換する。データラッチ回路１の出力データは、ＬＵＴ２
に入力される。ＬＵＴとしては、例えばＲＯＭ（Read O
nly Memory）で構成し、そのアドレスをＬＵＴの入力信
号として、また、読出しデータをＬＵＴの出力データと
して用いればよい。
【００１０】表示する階調が３ビットの場合のＬＵＴ２
の入出力例を図２に示す。Ｄ０〜Ｄ２はデータラッチ回
路１の出力データである。ＬＵＴ２はＤ０〜Ｄ２のデー
タにより、出力データＣ０〜Ｃ１４の内容が決まる。そ
の内容の決定方法は、後で述べる。ここでは、出力デー
タ線数を一例として１５本としているが、特に限定する
必要はなく、何本でも構わない。また、入力データ数
も、この例では３本としているが、表示する階調数に合
わせて増減するとよい。また、ＬＵＴ２の出力をデータ
としたが、次に説明するＤ／Ａ変換回路を駆動するのに
必要な電圧をＣ０〜Ｃ１４に出力してもよい。
の入出力例を図２に示す。Ｄ０〜Ｄ２はデータラッチ回
路１の出力データである。ＬＵＴ２はＤ０〜Ｄ２のデー
タにより、出力データＣ０〜Ｃ１４の内容が決まる。そ
の内容の決定方法は、後で述べる。ここでは、出力デー
タ線数を一例として１５本としているが、特に限定する
必要はなく、何本でも構わない。また、入力データ数
も、この例では３本としているが、表示する階調数に合
わせて増減するとよい。また、ＬＵＴ２の出力をデータ
としたが、次に説明するＤ／Ａ変換回路を駆動するのに
必要な電圧をＣ０〜Ｃ１４に出力してもよい。
【００１１】Ｄ／Ａ変換回路の第一の構成例を図３に示
す。本例は一出力端子当たりの構成例を示している。Ｄ
／Ａ変換回路６には電圧Ｖ０〜Ｖ１４が入力され、各々
の電圧には電圧選択スイッチ５がそれぞれ接続されてい
る。それらの電圧選択スイッチ５は前記ＬＵＴ２の出力
データＣ０〜Ｃ１４により、オン・オフが制御される。
例えば、Ｃ０が選択データ、Ｃ１〜Ｃ１４が非選択デー
タであれば、電圧Ｖ０に接続されているスイッチがオン
状態になり、出力端子に電圧Ｖ０が出力される。また、
Ｃ１が選択データ、Ｃ０，Ｃ２〜Ｃ１４が非選択データ
であれば、電圧Ｖ１に接続されているスイッチがオン状
態になり、出力端子に電圧Ｖ０が出力される。このよう
に、ＬＵＴ２の出力データＣ０〜Ｃ１４は入力電圧Ｖ０
〜Ｖ１４にそれぞれ対応している。
す。本例は一出力端子当たりの構成例を示している。Ｄ
／Ａ変換回路６には電圧Ｖ０〜Ｖ１４が入力され、各々
の電圧には電圧選択スイッチ５がそれぞれ接続されてい
る。それらの電圧選択スイッチ５は前記ＬＵＴ２の出力
データＣ０〜Ｃ１４により、オン・オフが制御される。
例えば、Ｃ０が選択データ、Ｃ１〜Ｃ１４が非選択デー
タであれば、電圧Ｖ０に接続されているスイッチがオン
状態になり、出力端子に電圧Ｖ０が出力される。また、
Ｃ１が選択データ、Ｃ０，Ｃ２〜Ｃ１４が非選択データ
であれば、電圧Ｖ１に接続されているスイッチがオン状
態になり、出力端子に電圧Ｖ０が出力される。このよう
に、ＬＵＴ２の出力データＣ０〜Ｃ１４は入力電圧Ｖ０
〜Ｖ１４にそれぞれ対応している。
【００１２】Ｄ／Ａ変換回路の第二の構成例を図４に示
す。本例も図３と同様に一出力端子当たりの構成例であ
る。Ｄ／Ａ変換回路７は、パルス幅変調器７、Ｓ／Ｈ回
路８およびバッファアンプ９で構成されている。パルス
幅変調器７では、ＬＵＴの出力データをクロックにより
時間的にシリアルに変換される。すなわち、パルス幅変
調器７の出力は、Ｓ／Ｈ回路８に入力される電圧Ｖｉｎ
のサンプルタイミングを決める。電圧Ｖｉｎは時間的に
変化する電圧である。電圧Ｖｉｎの電圧波形例を図５に
示す。（１）は電圧Ｖｉｎが階段状に変化する場合であ
り（２）は電圧Ｖｉｎがのこぎり歯状に変化する例であ
る。これらの波形をどのタイミングでサンプリングする
かにより出力電圧が決まる。Ｓ／Ｈ回路８の出力電圧
は、バッファアンプ９を介して表示装置のデータ線に印
加される。
す。本例も図３と同様に一出力端子当たりの構成例であ
る。Ｄ／Ａ変換回路７は、パルス幅変調器７、Ｓ／Ｈ回
路８およびバッファアンプ９で構成されている。パルス
幅変調器７では、ＬＵＴの出力データをクロックにより
時間的にシリアルに変換される。すなわち、パルス幅変
調器７の出力は、Ｓ／Ｈ回路８に入力される電圧Ｖｉｎ
のサンプルタイミングを決める。電圧Ｖｉｎは時間的に
変化する電圧である。電圧Ｖｉｎの電圧波形例を図５に
示す。（１）は電圧Ｖｉｎが階段状に変化する場合であ
り（２）は電圧Ｖｉｎがのこぎり歯状に変化する例であ
る。これらの波形をどのタイミングでサンプリングする
かにより出力電圧が決まる。Ｓ／Ｈ回路８の出力電圧
は、バッファアンプ９を介して表示装置のデータ線に印
加される。
【００１３】バッファアンプ９は駆動する表示装置によ
っては必ずしも必要はないが、一般に、表示装置のデー
タ線の入力インピーダンスが十分に高くないため、バッ
ファアンプ９を配している。
っては必ずしも必要はないが、一般に、表示装置のデー
タ線の入力インピーダンスが十分に高くないため、バッ
ファアンプ９を配している。
【００１４】ここで、電圧Ｖｉｎを、表示装置にあわせ
た特性を持つ非線形の電圧とすると、後で述べるガンマ
補正を行うことができる。
た特性を持つ非線形の電圧とすると、後で述べるガンマ
補正を行うことができる。
【００１５】以上説明したデータドライバの出力電圧の
ばらつきは、ＬＵＴ２の出力データにより補正する。補
正方法の手順として下記に例を示す。
ばらつきは、ＬＵＴ２の出力データにより補正する。補
正方法の手順として下記に例を示す。
【００１６】まず、それぞれの階調のデジタル映像信号
をデータドライバに入力し、出力電圧のばらつきを測定
する。データラッチ回路の出力データとデータドライバ
出力電圧との関係、すなわち、Ｄ／Ａ変換回路３の入出
力電圧例を図６に示す。ここでは、１本の出力端子の測
定結果例を示しており、データドライバの全ての出力端
子についての特性を示しているのではない。図６の白丸
はＤ／Ａ変換回路の入力電圧Ｖｉｎを、黒丸は出力電圧
Ｖｏｕｔを示している。
をデータドライバに入力し、出力電圧のばらつきを測定
する。データラッチ回路の出力データとデータドライバ
出力電圧との関係、すなわち、Ｄ／Ａ変換回路３の入出
力電圧例を図６に示す。ここでは、１本の出力端子の測
定結果例を示しており、データドライバの全ての出力端
子についての特性を示しているのではない。図６の白丸
はＤ／Ａ変換回路の入力電圧Ｖｉｎを、黒丸は出力電圧
Ｖｏｕｔを示している。
【００１７】ここで、出力端子に必要な電圧をＶ０，Ｖ
２，Ｖ４，…Ｖ１４とする。補正前では、デジタル映像
信号０，１…７に対応して、入力電圧Ｖ０，Ｖ２，Ｖ
４，…Ｖ１４を選択するＣ０，Ｃ２，Ｃ４，…Ｃ１４が
選択モードになる。しかし、出力電圧Ｖｏｕｔは入力電
圧Ｖｉｎと等しくはならず、図６に示したよう、ずれが
生じる。この入出力電圧のずれが各出力端子で異なると
ばらつきとなり、表示画面上に縦筋等が生じる。
２，Ｖ４，…Ｖ１４とする。補正前では、デジタル映像
信号０，１…７に対応して、入力電圧Ｖ０，Ｖ２，Ｖ
４，…Ｖ１４を選択するＣ０，Ｃ２，Ｃ４，…Ｃ１４が
選択モードになる。しかし、出力電圧Ｖｏｕｔは入力電
圧Ｖｉｎと等しくはならず、図６に示したよう、ずれが
生じる。この入出力電圧のずれが各出力端子で異なると
ばらつきとなり、表示画面上に縦筋等が生じる。
【００１８】次に、デジタル映像信号０，１…７に対応
して、出力電圧ＶｏｕｔがＶ０，Ｖ２，Ｖ４，…Ｖ１４
になるように、デジタル映像信号の値とＬＵＴの選択モ
ードになる出力データＣ０〜Ｃ１４との関係を決める。
なお、Ｃ０，Ｃ１，…Ｃ１４が選択モードになると、入
力電圧ＶｉｎにはＶ０，Ｖ１，…Ｖ１４がそれぞれ対応
して選択されるとしている。
して、出力電圧ＶｏｕｔがＶ０，Ｖ２，Ｖ４，…Ｖ１４
になるように、デジタル映像信号の値とＬＵＴの選択モ
ードになる出力データＣ０〜Ｃ１４との関係を決める。
なお、Ｃ０，Ｃ１，…Ｃ１４が選択モードになると、入
力電圧ＶｉｎにはＶ０，Ｖ１，…Ｖ１４がそれぞれ対応
して選択されるとしている。
【００１９】図６より、デジタル映像信号の値が１のと
きに出力電圧ＶｏｕｔをＶ２にするには、Ｃ３を選択モ
ードにし、Ｖ３を入力電圧にすればよいことがわかる。
また、デジタル映像信号の値が２のときに出力電圧Ｖｏ
ｕｔをＶ４にするには、Ｃ５を選択モードにし、Ｖ５を
入力電圧にすればよいことがわかる。図６から読み取っ
た、デジタル映像信号の値と選択モードとなるＬＵＴの
出力データとの関係を図７に示す。デジタル映像信号
０，１…７に対応して、ＬＵＴの選択モードとなる出力
データを図７のようにすると、出力電圧ＶｏｕｔがＶ
０，Ｖ２，Ｖ４，…Ｖ１４になる。以上の様な方法でＬ
ＵＴの内容を決めることにより、各出力端子の電圧ばら
つきを補正することが可能である。
きに出力電圧ＶｏｕｔをＶ２にするには、Ｃ３を選択モ
ードにし、Ｖ３を入力電圧にすればよいことがわかる。
また、デジタル映像信号の値が２のときに出力電圧Ｖｏ
ｕｔをＶ４にするには、Ｃ５を選択モードにし、Ｖ５を
入力電圧にすればよいことがわかる。図６から読み取っ
た、デジタル映像信号の値と選択モードとなるＬＵＴの
出力データとの関係を図７に示す。デジタル映像信号
０，１…７に対応して、ＬＵＴの選択モードとなる出力
データを図７のようにすると、出力電圧ＶｏｕｔがＶ
０，Ｖ２，Ｖ４，…Ｖ１４になる。以上の様な方法でＬ
ＵＴの内容を決めることにより、各出力端子の電圧ばら
つきを補正することが可能である。
【００２０】なお、出力電圧がＶ０およびＶ１４のとき
に補正を行なう必要がある場合には、Ｄ／Ａ変換回路に
は、Ｖ０より低い電圧およびＶ１４より高い電圧の入力
電圧が必要になる。また、入力電圧数あるいはサンプリ
ング電圧数を増やすことにより、より細かな出力電圧の
補正が可能になる。
に補正を行なう必要がある場合には、Ｄ／Ａ変換回路に
は、Ｖ０より低い電圧およびＶ１４より高い電圧の入力
電圧が必要になる。また、入力電圧数あるいはサンプリ
ング電圧数を増やすことにより、より細かな出力電圧の
補正が可能になる。
【００２１】以上、８階調のデータドライバを例に述べ
たが、階調数がいくつでも同様な補正ができる。また、
入力電圧数が１５レベルである例で述べたが、入力電圧
数はいくつでも同様に考えられ、これに伴い、ＬＵＴの
出力数もかわる。
たが、階調数がいくつでも同様な補正ができる。また、
入力電圧数が１５レベルである例で述べたが、入力電圧
数はいくつでも同様に考えられ、これに伴い、ＬＵＴの
出力数もかわる。
【００２２】図８は本発明の第二の実施例のブロック図
である。第一の実施例と同様な回路については、説明を
省略する。
である。第一の実施例と同様な回路については、説明を
省略する。
【００２３】第一の実施例ではＬＵＴ２をデータラッチ
回路の後に設け、各出力端子毎の電圧ばらつきを補正し
たが、本実施例のデータドライバ１４ではＬＵＴ１１を
データラッチ回路の前に設けデータドライバ全体の補正
を行なう。すなわち、複数のデータドライバを用いる際
に、データドライバ間のばらつきを補正することを目的
としている。
回路の後に設け、各出力端子毎の電圧ばらつきを補正し
たが、本実施例のデータドライバ１４ではＬＵＴ１１を
データラッチ回路の前に設けデータドライバ全体の補正
を行なう。すなわち、複数のデータドライバを用いる際
に、データドライバ間のばらつきを補正することを目的
としている。
【００２４】多階調デジタル映像信号はＬＵＴ１１に入
力される。ＬＵＴ１１の出力データはデータラッチ回路
１１に入力される。すなわち、データラッチ回路１１は
第一の実施例のデータラッチ回路１にＬＵＴの出力デー
タ数のデータラッチ回路を加えたものである。データラ
ッチ回路１１の出力データはＤ／Ａ変換回路に入力され
る。以下、第一の実施例と同様なので説明を省略する。
力される。ＬＵＴ１１の出力データはデータラッチ回路
１１に入力される。すなわち、データラッチ回路１１は
第一の実施例のデータラッチ回路１にＬＵＴの出力デー
タ数のデータラッチ回路を加えたものである。データラ
ッチ回路１１の出力データはＤ／Ａ変換回路に入力され
る。以下、第一の実施例と同様なので説明を省略する。
【００２５】第二の実施例の出力電圧の測定は、いずれ
かの出力端子１本の電圧でも、すべての電圧の平均値で
もよい。すなわち、図６の特性例が、データドライバ全
体の特性を示していると考られ、第一実施例と同様に、
出力電圧とデータドライバ１４の入力電圧とを比較し、
ＬＵＴ１１の内容を決める。
かの出力端子１本の電圧でも、すべての電圧の平均値で
もよい。すなわち、図６の特性例が、データドライバ全
体の特性を示していると考られ、第一実施例と同様に、
出力電圧とデータドライバ１４の入力電圧とを比較し、
ＬＵＴ１１の内容を決める。
【００２６】第二の実施例のデータドライバは、各出力
端子毎の電圧ばらつきがほとんどなく、チップ間のばら
つきが大きいときに有効である。また、データドライバ
の各出力端子ごとにＬＵＴを設ける第一の実施例より回
路規模は小さくできる。
端子毎の電圧ばらつきがほとんどなく、チップ間のばら
つきが大きいときに有効である。また、データドライバ
の各出力端子ごとにＬＵＴを設ける第一の実施例より回
路規模は小さくできる。
【００２７】図９は本発明の第三の実施例のブロック図
である。第一の実施例と同様な回路については、説明を
省略する。
である。第一の実施例と同様な回路については、説明を
省略する。
【００２８】第三の実施例のデータドライバ１８は、第
二の実施例のデータドライバにドットクロックなどの制
御信号を入力とするアドレス発生回路１５を加えた構成
になっている。また、ＬＵＴ１６はそれぞれの出力端子
に対応した補正データを持っており、それぞれにアドレ
スが割当てられている。デジタル映像信号に同期してア
ドレス発生回路１５は、ＬＵＴ１６のアドレスに対応し
たデータを順次出力する。以下、第二の実施例と同様に
データラッチ回路およびＤ／Ａ変換回路は動作する。
二の実施例のデータドライバにドットクロックなどの制
御信号を入力とするアドレス発生回路１５を加えた構成
になっている。また、ＬＵＴ１６はそれぞれの出力端子
に対応した補正データを持っており、それぞれにアドレ
スが割当てられている。デジタル映像信号に同期してア
ドレス発生回路１５は、ＬＵＴ１６のアドレスに対応し
たデータを順次出力する。以下、第二の実施例と同様に
データラッチ回路およびＤ／Ａ変換回路は動作する。
【００２９】第三の実施例のデータドライバでは、第一
の実施例と同様に、各出力端子毎の電圧ばらつき補正が
可能である。
の実施例と同様に、各出力端子毎の電圧ばらつき補正が
可能である。
【００３０】図１０は本発明の第四の実施例のブロック
図である。第一の実施例と同様な回路については、説明
を省略する。
図である。第一の実施例と同様な回路については、説明
を省略する。
【００３１】第四の実施例のデータドライバ３２は、Ｌ
ＵＴ３１および第一の実施例と同様なデータラッチ回路
１、ＬＵＴ２、Ｄ／Ａ変換回路３で構成されており、ガ
ンマ補正および出力電圧のばらつき補正を行なう。
ＵＴ３１および第一の実施例と同様なデータラッチ回路
１、ＬＵＴ２、Ｄ／Ａ変換回路３で構成されており、ガ
ンマ補正および出力電圧のばらつき補正を行なう。
【００３２】ガンマ補正について、以下説明する。一般
に映像信号電圧はブラウン管の特性にあわせて補正され
ている。その為、ブラウン管以外の表示素子を用いた表
示装置、例えば液晶表示装置などでは、その表示素子の
特性にあった映像信号電圧に変換する必要がある。その
変換を行なう回路をガンマ補正回路と呼ぶ。ガンマ補正
回路の例としては、例えば、特開平１−１５４０９３号
公報に記載されているものがある。図１０のＬＵＴ３１
はデジタルガンマ補正回路であり、入力されたデジタル
映像信号のガンマ補正を行なう。
に映像信号電圧はブラウン管の特性にあわせて補正され
ている。その為、ブラウン管以外の表示素子を用いた表
示装置、例えば液晶表示装置などでは、その表示素子の
特性にあった映像信号電圧に変換する必要がある。その
変換を行なう回路をガンマ補正回路と呼ぶ。ガンマ補正
回路の例としては、例えば、特開平１−１５４０９３号
公報に記載されているものがある。図１０のＬＵＴ３１
はデジタルガンマ補正回路であり、入力されたデジタル
映像信号のガンマ補正を行なう。
【００３３】以下、ＬＵＴ３１によるガンマ補正方法に
ついて述べる。尚、ここでは、ＬＵＴ２により出力電圧
端子のばらつきは補正されているものとして説明する。
ＬＵＴ２による出力電圧端子のばらつきは補正について
はすでに第一の実施例で説明したので省略する。
ついて述べる。尚、ここでは、ＬＵＴ２により出力電圧
端子のばらつきは補正されているものとして説明する。
ＬＵＴ２による出力電圧端子のばらつきは補正について
はすでに第一の実施例で説明したので省略する。
【００３４】図１１は、ＬＵＴ３１でガンマ補正を行な
った場合のデータドライバの入出力電圧特性例を示して
いる。入力電圧Ｖｉｎは白丸で示している入力電圧Ｖｉ
ｎはリニアに変化する。それに対して、出力電圧には、
理想的なガンマ補正曲線上の電圧を要求される場合があ
る。この場合も、第一の実施例で延べた様に、デジタル
映像信号をＬＵＴ３１で必要な電圧を出力する為のデー
タに変換する。図１１のガンマ補正を行なうＬＵＴ３１
の入出力例を図１２に示す。このように、ＬＵＴ３１の
内容を決めることにより、表示装置にあわせたガンマ補
正を行なうことができる。もちろん、ＬＵＴ３１に、第
二の実施例で述べたデータドライバ間のばらつきを補正
させる機能を兼用させることができるのは明らかであ
る。さらに、この場合、ＬＵＴ２はデータドライバ内の
出力端子間ばらつきのみを吸収すればよいため、ＬＵＴ
２による補正機能は小さくてもよい。
った場合のデータドライバの入出力電圧特性例を示して
いる。入力電圧Ｖｉｎは白丸で示している入力電圧Ｖｉ
ｎはリニアに変化する。それに対して、出力電圧には、
理想的なガンマ補正曲線上の電圧を要求される場合があ
る。この場合も、第一の実施例で延べた様に、デジタル
映像信号をＬＵＴ３１で必要な電圧を出力する為のデー
タに変換する。図１１のガンマ補正を行なうＬＵＴ３１
の入出力例を図１２に示す。このように、ＬＵＴ３１の
内容を決めることにより、表示装置にあわせたガンマ補
正を行なうことができる。もちろん、ＬＵＴ３１に、第
二の実施例で述べたデータドライバ間のばらつきを補正
させる機能を兼用させることができるのは明らかであ
る。さらに、この場合、ＬＵＴ２はデータドライバ内の
出力端子間ばらつきのみを吸収すればよいため、ＬＵＴ
２による補正機能は小さくてもよい。
【００３５】図１３は本発明の第五の実施例のブロック
図である。本実施例のデータドライバ４３は、データラ
ッチ回路１、ＬＵＴ４１、加減算回路４２およびＤ／Ａ
変換回路３で構成されている。第一の実施例と同様な回
路については、説明を省略する。
図である。本実施例のデータドライバ４３は、データラ
ッチ回路１、ＬＵＴ４１、加減算回路４２およびＤ／Ａ
変換回路３で構成されている。第一の実施例と同様な回
路については、説明を省略する。
【００３６】データラッチ回路１の出力データは、ＬＵ
Ｔ４１および加減算回路４２に入力される。表示する階
調が８ビットの場合のＬＵＴ４１および加減算回路４２
の入出力例を図１４に示す。Ｄ０〜Ｄ７はデータラッチ
回路１の出力データであり、ＬＵＴ４１および加減算回
路４２に入力されている。ＬＵＴ４１は入力データＤ０
〜Ｄ７の値に対応したデータを出力する。加減算回路４
２は、データラッチ回路１の出力データＤ０〜Ｄ７とＬ
ＵＴ４１の出力データＣ０〜Ｃ３との加算あるいは減算
を行い、その結果を出力する。加減算回路４２の出力デ
ータＡ０〜Ａ７は、Ｄ／Ａ変換回路３に入力される。Ｄ
／Ａ変換回路３の回路構成例は第一の実施例と同様であ
るので説明は省略する。
Ｔ４１および加減算回路４２に入力される。表示する階
調が８ビットの場合のＬＵＴ４１および加減算回路４２
の入出力例を図１４に示す。Ｄ０〜Ｄ７はデータラッチ
回路１の出力データであり、ＬＵＴ４１および加減算回
路４２に入力されている。ＬＵＴ４１は入力データＤ０
〜Ｄ７の値に対応したデータを出力する。加減算回路４
２は、データラッチ回路１の出力データＤ０〜Ｄ７とＬ
ＵＴ４１の出力データＣ０〜Ｃ３との加算あるいは減算
を行い、その結果を出力する。加減算回路４２の出力デ
ータＡ０〜Ａ７は、Ｄ／Ａ変換回路３に入力される。Ｄ
／Ａ変換回路３の回路構成例は第一の実施例と同様であ
るので説明は省略する。
【００３７】以下、図１４のＬＵＴ４１の出力のうち、
３ビットに補正データを、１ビットに符号データを割当
てた例で補正電圧範囲について説明する。
３ビットに補正データを、１ビットに符号データを割当
てた例で補正電圧範囲について説明する。
【００３８】第五の実施例の電圧補正範囲例を図１５に
示す。実線は、補正を必要としない理想的なデータドラ
イバの入力されたデータ値と出力電圧の関係を示してい
る。入力データ０〜２５５に、出力電圧Ｖ０〜Ｖ２５５
がそれぞれ対応している。
示す。実線は、補正を必要としない理想的なデータドラ
イバの入力されたデータ値と出力電圧の関係を示してい
る。入力データ０〜２５５に、出力電圧Ｖ０〜Ｖ２５５
がそれぞれ対応している。
【００３９】実際の回路では、先に述べたように、それ
ぞれの出力電圧は電圧値Ｖ０〜Ｖ２５５にはならず、若
干上下にばらつく。図１４のデータドライバの電圧補正
可能領域を破線で示す。このデータドライバでは、理想
的な出力電圧から±３ビット分のばらつきを補正するこ
とが可能である。補正方法としては、電圧値Ｖ０〜Ｖ２
５５からのずれ量をそれぞれの出力端子について測定
し、ＬＵＴ４１の出力データが測定したずれ量を補正す
る値となるように、ＬＵＴ４１の入出力の関係をきめれ
ばよい。なお、ここでは、理想的な出力電圧から±３ビ
ット分のばらつきを補正するため、入力電圧数は２５６
レベルに１６レベル加えた数が必要である。
ぞれの出力電圧は電圧値Ｖ０〜Ｖ２５５にはならず、若
干上下にばらつく。図１４のデータドライバの電圧補正
可能領域を破線で示す。このデータドライバでは、理想
的な出力電圧から±３ビット分のばらつきを補正するこ
とが可能である。補正方法としては、電圧値Ｖ０〜Ｖ２
５５からのずれ量をそれぞれの出力端子について測定
し、ＬＵＴ４１の出力データが測定したずれ量を補正す
る値となるように、ＬＵＴ４１の入出力の関係をきめれ
ばよい。なお、ここでは、理想的な出力電圧から±３ビ
ット分のばらつきを補正するため、入力電圧数は２５６
レベルに１６レベル加えた数が必要である。
【００４０】図１４では、ＬＵＴ４１を４ビット出力と
したが、補正電圧範囲によりビット数を加減するとよ
い。
したが、補正電圧範囲によりビット数を加減するとよ
い。
【００４１】本実施例では、ＬＵＴの容量をデータドラ
イバに入力されるデジタル映像信号の階調数より少なく
でき、データドライバ内の回路規模縮小化が可能であ
る。
イバに入力されるデジタル映像信号の階調数より少なく
でき、データドライバ内の回路規模縮小化が可能であ
る。
【００４２】図１６に、本発明の第六の実施例のブロッ
ク図を示す。図１６のデータドライバ２２は、データラ
ッチ回路１およびＬＵＴ２１、Ｄ／Ａ変換回路３、温度
センサ２３で構成されている。第一の実施例と同様な回
路については、説明を省略する。温度センサ２３は、駆
動時の温度に対応したデータをＬＵＴ２３に出力する。
ＬＵＴ２３は、データラッチ回路１の出力データに加
え、温度センサ２３の出力データおよび制御信号を入力
として、出力電圧を補正するデータをＤ／Ａ変換回路３
に出力する。
ク図を示す。図１６のデータドライバ２２は、データラ
ッチ回路１およびＬＵＴ２１、Ｄ／Ａ変換回路３、温度
センサ２３で構成されている。第一の実施例と同様な回
路については、説明を省略する。温度センサ２３は、駆
動時の温度に対応したデータをＬＵＴ２３に出力する。
ＬＵＴ２３は、データラッチ回路１の出力データに加
え、温度センサ２３の出力データおよび制御信号を入力
として、出力電圧を補正するデータをＤ／Ａ変換回路３
に出力する。
【００４３】制御信号としては、例えば液晶表示装置で
いうと、極性反転信号等があげられる。液晶表示装置で
は、正極性の電圧と負極性の電圧を印加する必要があ
る。このため、正負極性のばらつきが異なる場合や、正
負極性に要求される電圧が非対称の場合がある。ＬＵＴ
２３の補正データを極性反転信号で切替えることによ
り、正負極性においてばらつきのない出力電圧を得るこ
とができる。
いうと、極性反転信号等があげられる。液晶表示装置で
は、正極性の電圧と負極性の電圧を印加する必要があ
る。このため、正負極性のばらつきが異なる場合や、正
負極性に要求される電圧が非対称の場合がある。ＬＵＴ
２３の補正データを極性反転信号で切替えることによ
り、正負極性においてばらつきのない出力電圧を得るこ
とができる。
【００４４】図１６のデータドライバでは、出力端子電
圧のばらつきが温度により変化しても、それぞれの温度
に対応して出力データを変えることにより、ばらつきを
補正することができる。さらに、また、表示装置によっ
ては、温度変化に伴い、必要な電圧が異なる場合があ
る。このような場合にも、ＬＵＴ２１の入出力データの
関係を温度により変えることにより、対応することがで
きる。
圧のばらつきが温度により変化しても、それぞれの温度
に対応して出力データを変えることにより、ばらつきを
補正することができる。さらに、また、表示装置によっ
ては、温度変化に伴い、必要な電圧が異なる場合があ
る。このような場合にも、ＬＵＴ２１の入出力データの
関係を温度により変えることにより、対応することがで
きる。
【００４５】第一の実施例以外の実施例においても、図
１６に示したような温度センサを設けることにより、同
様に、温度変化に対応した補正が可能である。
１６に示したような温度センサを設けることにより、同
様に、温度変化に対応した補正が可能である。
【００４６】上記実施例中にＬＵＴの例としてＲＯＭを
あげたが、入力データにより出力データが決まる回路、
例えば、ＲＡＭ(Ｒandom Ａccess Ｍemory)や、ロジッ
ク回路等をＬＵＴとして用いても同様に考えることがで
きる。
あげたが、入力データにより出力データが決まる回路、
例えば、ＲＡＭ(Ｒandom Ａccess Ｍemory)や、ロジッ
ク回路等をＬＵＴとして用いても同様に考えることがで
きる。
【００４７】
【発明の効果】以上説明したように、本発明の液晶表示
装置のデータドライバでは、データドライバ内のトラン
ジスタの特性にばらつきが生じても、出力電圧のばらつ
きを無くすることができ、縦縞やデータドライバチップ
間の輝度差をなくすることができ、より高画質な画像を
実現できるという効果がある。
装置のデータドライバでは、データドライバ内のトラン
ジスタの特性にばらつきが生じても、出力電圧のばらつ
きを無くすることができ、縦縞やデータドライバチップ
間の輝度差をなくすることができ、より高画質な画像を
実現できるという効果がある。
【図１】本発明の第一の実施例のブロック図である。
【図２】ＬＵＴの第一の入出力例を示す図である。
【図３】Ｄ／Ａ変換回路の第一の構成例を示す図であ
る。
る。
【図４】Ｄ／Ａ変換回路の第二の構成例を示す図であ
る。
る。
【図５】Ｄ／Ａ変換回路第二の構成例の入力電圧波形例
を示す図である。
を示す図である。
【図６】本発明の実施例の入出力例を示す図である。
【図７】ＬＵＴの入出力データ例を示す図である。
【図８】本発明の第二の実施例のブロック図である。
【図９】本発明の第三の実施例のブロック図である。
【図１０】本発明の第四の実施例のブロック図である。
【図１１】本発明のガンマ補正例を示す図である。
【図１２】本発明のガンマ補正時のＬＵＴの入出力デー
タ例を示す図である。
タ例を示す図である。
【図１３】本発明の第五の実施例のブロック図である。
【図１４】ＬＵＴおよび加減算回路の入出力例を示す図
である。
である。
【図１５】第五の実施例の電圧補正範囲例を示す図であ
る。
る。
【図１６】本発明の第六の実施例のブロック図である。
１，１１，１７…データラッチ回路、２，１１，１６，
４１…ＬＵＴ、３，６，１０…Ｄ／Ａ変換回路、４，１
４，１８，４３…データドライバ、５…電圧選択スイッ
チ、７…パルス幅変調器、８…Ｓ／Ｈ回路、９…バッフ
ァアンプ、１５…アドレス回路、４２…加減算回路、２
３…温度センサ。
４１…ＬＵＴ、３，６，１０…Ｄ／Ａ変換回路、４，１
４，１８，４３…データドライバ、５…電圧選択スイッ
チ、７…パルス幅変調器、８…Ｓ／Ｈ回路、９…バッフ
ァアンプ、１５…アドレス回路、４２…加減算回路、２
３…温度センサ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/06 9175−5Ｇ Ｈ０４Ｎ 5/66 １０２ Ｂ 9068−5Ｃ
Claims (5)
- 【請求項１】多階調のディジタル映像信号を入力とする
複数個のデータラッチ回路と、該データラッチ回路の出
力端子に設けられたルック・アップ・テーブルと、該ル
ック・アップ・テーブルの出力データを入力とするＤ／
Ａ変換回路とで構成されることを特徴としたデータドラ
イバ。 - 【請求項２】多階調のディジタル映像信号を入力とする
ルック・アップ・テーブルと、該ルック・アップ・テー
ブルの出力データを入力とする複数個のデータラッチ回
路と、該複数個のデータラッチ回路の出力データを入力
とする複数個のＤ／Ａ変換回路とで構成されることを特
徴としたデータドライバ。 - 【請求項３】請求項２のデータドライバにおいて、入力
されるディジタル映像信号と同期したクロックを入力と
するアドレス発生回路を設け、前記ルック・アップ・テ
ーブルにアドレスを与えることを特徴としたデータドラ
イバ。 - 【請求項４】多階調のディジタル映像信号を入力とする
ルック・アップ・テーブルと、該ルック・アップ・テー
ブルの出力データを入力とする複数個のデータラッチ回
路と、該データラッチ回路の出力端子に設けられたルッ
ク・アップ・テーブルと、該ルック・アップ・テーブル
の出力データを入力とするＤ／Ａ変換回路とで構成され
ることを特徴としたデータドライバ。 - 【請求項５】多階調のディジタル映像信号を入力とする
複数個のデータラッチ回路と、該複数個のデータラッチ
回路の出力端子に設けられたルック・アップ・テーブル
と、前記データラッチ回路の出力データおよび前記ルッ
ク・アップ・テーブルの出力を入力とする加減算回路
と、該加減算回路の出力データを入力とする複数個のＤ
／Ａ変換回路とで構成されることを特徴としたデータド
ライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019795A JPH05216430A (ja) | 1992-02-05 | 1992-02-05 | データドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019795A JPH05216430A (ja) | 1992-02-05 | 1992-02-05 | データドライバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216430A true JPH05216430A (ja) | 1993-08-27 |
Family
ID=12009285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4019795A Pending JPH05216430A (ja) | 1992-02-05 | 1992-02-05 | データドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216430A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020005398A (ko) * | 2000-04-05 | 2002-01-17 | 미다라이 후지오 | 액정장치 |
| KR100421501B1 (ko) * | 2001-07-26 | 2004-03-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동장치 및 구동방법 |
| US6980189B2 (en) * | 2001-06-08 | 2005-12-27 | Hitachi, Ltd. | Liquid crystal display |
| JP2007003577A (ja) * | 2005-06-21 | 2007-01-11 | Seiko Epson Corp | 画像表示装置、画像表示装置の調整装置、画像表示方法及び画像表示装置の調整方法 |
| JP2007139842A (ja) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | 表示装置、データドライバｉｃ、及びタイミングコントローラ |
| US7586504B2 (en) | 2002-02-06 | 2009-09-08 | Nec Corporation | Amplifier circuit, driving circuit of display apparatus, portable telephone and portable electronic apparatus |
| US7777759B2 (en) | 2000-03-24 | 2010-08-17 | Sharp Kabushiki Kaisha | Image processing apparatus and image display apparatus using same |
| JP2010210668A (ja) * | 2009-03-06 | 2010-09-24 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| US10380957B2 (en) | 2016-11-01 | 2019-08-13 | Seiko Epson Corporation | Electrooptic device, electronic device, and driving method |
-
1992
- 1992-02-05 JP JP4019795A patent/JPH05216430A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821522B2 (en) | 2000-03-24 | 2010-10-26 | Sharp Kabushiki Kaisha | Image processing apparatus and image display apparatus using same |
| US7777759B2 (en) | 2000-03-24 | 2010-08-17 | Sharp Kabushiki Kaisha | Image processing apparatus and image display apparatus using same |
| KR20020005398A (ko) * | 2000-04-05 | 2002-01-17 | 미다라이 후지오 | 액정장치 |
| US6980189B2 (en) * | 2001-06-08 | 2005-12-27 | Hitachi, Ltd. | Liquid crystal display |
| US7978162B2 (en) | 2001-06-08 | 2011-07-12 | Hitachi, Ltd. | Liquid crystal display |
| KR100421501B1 (ko) * | 2001-07-26 | 2004-03-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동장치 및 구동방법 |
| US8471794B2 (en) | 2002-02-06 | 2013-06-25 | Getner Foundation Llc | Driving circuit for display apparatus, and method for controlling same |
| US7586504B2 (en) | 2002-02-06 | 2009-09-08 | Nec Corporation | Amplifier circuit, driving circuit of display apparatus, portable telephone and portable electronic apparatus |
| JP2007003577A (ja) * | 2005-06-21 | 2007-01-11 | Seiko Epson Corp | 画像表示装置、画像表示装置の調整装置、画像表示方法及び画像表示装置の調整方法 |
| US7898517B2 (en) | 2005-11-15 | 2011-03-01 | Renesas Electronics Corporation | Display device, data driver IC, and timing controller |
| JP2007139842A (ja) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | 表示装置、データドライバｉｃ、及びタイミングコントローラ |
| US7973686B2 (en) | 2009-03-06 | 2011-07-05 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP2010210668A (ja) * | 2009-03-06 | 2010-09-24 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| US10380957B2 (en) | 2016-11-01 | 2019-08-13 | Seiko Epson Corporation | Electrooptic device, electronic device, and driving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100429521B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| JP3275991B2 (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
| US6700560B2 (en) | Liquid crystal display device | |
| US7148869B2 (en) | Driving circuit of a liquid crystal display and relating driving method | |
| EP1727113A1 (en) | Display and displaying method | |
| US20090096819A1 (en) | Driving circuit apparatus | |
| US6278496B1 (en) | Digital correction circuit and image data processing apparatus equipped with a digital correction circuit | |
| US6292165B1 (en) | Adaptive piece-wise approximation method for gamma correction | |
| US6836263B2 (en) | Display apparatus and method for displaying gradation levels | |
| US6844839B2 (en) | Reference voltage generating circuit for liquid crystal display | |
| US7675497B2 (en) | Driving unit for liquid crystal display device | |
| JPH05216430A (ja) | データドライバ | |
| JP3045266B2 (ja) | 液晶表示装置の駆動回路 | |
| JPS63161495A (ja) | 液晶駆動装置 | |
| JP2001201732A (ja) | 液晶表示装置 | |
| JPH04186282A (ja) | 多階調画像表示装置 | |
| JP2000194325A (ja) | 液晶表示装置及びその信号処理方法 | |
| JPH09212131A (ja) | 画像処理装置 | |
| JP3793073B2 (ja) | 表示装置 | |
| JPH11352933A (ja) | 液晶表示装置 | |
| US20040227712A1 (en) | Image processing method, image processing apparatus, and liquid crystal display using same | |
| JP2004117598A (ja) | 液晶パネルの駆動方法、液晶表示装置及びモニタ | |
| JPH05143022A (ja) | 多階調液晶表示装置 | |
| JP4456854B2 (ja) | 液晶表示器の駆動回路及び駆動方法 | |
| EP1187089A2 (en) | Display and image displaying method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |