KR900010544A

KR900010544A - Rom테이블을 갖춘 역수연산회로

Info

Publication number: KR900010544A
Application number: KR1019890018182A
Authority: KR
Inventors: 아키라 야마구치
Original assignee: 아오이 죠이치; 가부시키가이샤 도시바
Priority date: 1988-12-08
Filing date: 1989-12-08
Publication date: 1990-07-07
Also published as: US5012438A; KR920010183B1; EP0372566B1; EP0372566A2; DE68927154T2; DE68927154D1; EP0372566A3; JPH02156328A

Abstract

내용 없음

Description

ROM테이블을 갖춘 역수연산회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 통상의 제산회로(除算回路)의 구성을 나타낸 블록도. 제2도는 뉴톤법을 이용한 근사연산방식을 설명하기위한 플로우챠트. 제3도는 제2도에 도시된 근사연산방식을 이용한 경우의 ROM사이즈와 연산횟수의 관계를 나타낸 표.

Claims

제수 A의 상위비트데이터(AH)에 대한 2승의 역수 (1/AH²)의 근사치정보가 기억되어 있고 어드레스로서 공급되는 상기 상위비트데이터(AH)의 값을 2승의 역수 (1/AH)²의 근사치로 변환시켜 출력하는 변환테이블수단(21)과, 상기 상위비트데이터(AH)와 상기 제수 A의 하위비트데이터(AL)의 차(AH-AL)를 산출하는 감산수단(22) 및, 상기 변환테이블수단(21)으로 부터의 출력[(1/AH)²] 및 상기 감산수단(22)으로 부터의 출력(AH-AL)이 공급되어 상기 변화테이블수단(21)으로 부터의 출력[(1/AH)²]을 상기 제수 A의 역수 1/A에 근사시키기 위해 상기 변화테이블수단(21)과 감산수단(22)의 출력을 승산하는 승산수단(23)을 구비하여 구성된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제1항에 있어서, 상기 변환테이블수단(21)이 ROM을 포함하도록 된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제1항에 있어서, 상기 변환테이블수단(21)으로 부터 출력되는 근사치에 포함되는 오차성분의 크기가 소정치를 초월하게되는 상기 하위비트데이터(AL)의 오차발생범위가 상기 상위비트데이터(AH)에 대해 기억되어 상기 상위비트데이터(AH)가어드레스로서 공급될 때 그 상위비트데이터(AH)값에 대응하는 상기 하위비트데이터(AL)의 오차발생범위를 출력하는 오차발생범위기억테이블(51)과, 이 오차발생범위기억테이블(51)로 부터출력되는 상기 하위비트데이터(AL)의 오차발생범위내에 상기 제수 A의 하위비트데이터(AL)값이 속하는지 속하지 않는지를 판단해서 속하는 경우에는 상기 송신수단(23)의 출력을 보정하는 보정수단(53,55)을 더 구비하여 구성된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제수 A의 상위비트데이터(AH)에 대한 역수(1/AH)의 근사치정보가 기억되고 상기 상위비트데이터(AH)값이 어드레스로서 공급될 때 그 상위비트데이터(AH)값을 그 제1의 역수(1/AH) 및 제2의 역수[1{AH+(1/2)^m}]로 변환시켜 출력하는 변환테이블수단(31 : 43)과, 이 변환테이블수단(31 : 43)으로 부터 출력되는 상기 제1의 역수(1/AH)를 상기 제수 A의 역수 1/A로 근사시키기 위해 상기 제1의 역수(1/AH) 및 제2의 역수[1/{AH+(1/2)^m}]를 통한 직선을 상기 제수 A의 하위비트데이터(AL)에기초해서 비례배분하는 근사연산수단(32~34 ; 46~48)을 구비하여 구성된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제4항에 있어서, 상기 변환테이블수단(31 ; 43)이 ROM을 포함하도록 된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제4항에 있어서, 상기 근사연산수단(32~34)이, 상기 상위비트데이터(AH)의 비트수를 m이라 가정하면, (1/AH)+2^m·AL·[1/{AH+(1/2)^m}-1/AH]의 연산을 실행하도록 된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제6항에 있어서, 상기 근사연산수단(32~34)은 상기 제2의 역수[1/{AH+(1/2)^m}]와 상기 제1의 역수(1/AH)의 차[1/{AH+(1/2)^m}-1/AH]를 산출하는 감산수단(32)과, 이 감산수단(32)으로 부터의 출력이 공급되는 제1입력 및 상기 제수 A의 하위비트데이터(AL)가 상기 m비트만큼 자리올림된 상태로 공급되는 제2입력을 갖추고 제1 및 제2입력에 각각 수신된 데이터를 승산하는 승산수단(33) 및, 이 승산수단(33)의 출력과 상기 제1의 역수(1/AH)를 가산하는 가산수단(34)으로 이루어진 것을특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제4항에 있어서, 상기 근사연신수단(46~48)이, 상기 상위비트데이터(AH)의 비트수를 m이라 가정하면, (1/AH)·(1-2^m·AL)+2^m·AL·1/{AH+(1/2)^m}의 연산을 실행하도록 된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제4항에 있어서, 상기 변환테이블수단(31 ; 43)으로 부터 출력되는 근사치에 포함되는 오차성분의 크기가 소정치를 초월하게 되는 상기 하위비트데이터(AL)의 오차발생범위가 상기 상위비트데이터(AH)에 대해 기억되는 상기 상위비트데이터(AH)가 어드레스로서 공급될 때 이 상위비트데이터(AH)의 값에 대응하는 상기 하위비트데이터(AL)의 오차발생범위를 출력하는 오차발생범위기억테이블(51)과, 이 오차발생범위기억테이블(51)로 부터 출력되는 상기 하위비트데이터(AL)의 값이속하는 지 속하지 않는지를 판단해서 속하는 경우에는 상기 근사연산수단(32~43 ; 46~48)의 출력을 보정하는 보정수단(53,55)을 더 구비하여 구성된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제수 A의 상위비트데이터(AH)에 대한 3승의 역수(1/AH)³의 근사치정보가 기억되고 어드레스로서 공급되는 상기 상위비트데이터(AH)의 값을 3승의 역수(1/AH)³의 근사치로 변환시켜 출력하는 변환테이블수단(71)과, 상기 제수 A의 상위비트데이터(AH) 및 상기 제수 A의 하위비트데이터(AL)를 기초로 AH²-AH·AL+AL²의 연산을 실행하는 전치연산수단(75,76,77) 및, 상기 변환테이블수단(71)으로 부터의 출력[(1/AH)³]을 상기 제수 A의 역수 1/A에 근사시키기 위해 상기 변환테이블수단(71)의 출력과 상기 전치연산수단(75,76,77)의 출력을 송신하는 근사연산수단(75)을 구비하여 구성된 것을 특징으로 하는 ROM테이블을 갖춘 역수연산회로.
제수 A의 상위비트데이터(AH)의 값을 4승의 역수 (1/AH⁴)의 근사치로 변환시켜 출력하는 변환테이블수단(81)과, 상기 제수 A의 상위비트데이터(AH) 및 상기 제수 A의 하위비트데이터(AL)를 기초로 (AH-AL)·(AH²+AL²)의 연산을 실행하는 전치연산수단(85,86,87,88) 및, 상기 변환테이블수단(81)으로 부터의 출력[(1/AH)⁴]을 상기 제수 A의 역수 1/A에 근사시키기 위해 상기 변환테이블수단(81)의 출력과 상기 전치연산수단(85,86,87,88)의 출력을 승산하는 근사연산수단(85)을 구비하여구성된 것을 특징으로 하는 ROM텡이블을 갖춘 역수연산회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.