JPH02156328A

JPH02156328A - 逆数回路

Info

Publication number: JPH02156328A
Application number: JP63310707A
Authority: JP
Inventors: Akira Yamaguchi; 明山口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-12-08
Filing date: 1988-12-08
Publication date: 1990-06-15
Also published as: EP0372566A3; KR900010544A; EP0372566B1; DE68927154T2; DE68927154D1; US5012438A; KR920010183B1; EP0372566A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はオペランド（除数）Ａの逆数１／Ａを得るため
の逆数回路に関し、特に除算回路に使用されるものであ
る。

（従来の技術）一般に除算Ｂ／Ａは、オペランド（除数）Ａの逆数１／
ＡとＢ（被除数）を乗算する事で実現する。これを回路
図にて表現したものが第２２図である。ここで１は１／
Ａの変換テーブルで、通常はＲＯＭ　（Ｒｅａｄ　０ｎ
ｌｙ　Ｍｅｍｏｒｙ　）によって構成されている。２は
乗算回路である。

ここで問題になるのが１／Ａの実現手段である。

簡単な実現手段としては、オペランドＡの全ビットをア
ドレスとしたＲＯＭＩを使用する。（全ＲＯＭ方式）こ
のＲＯＭにより、逆数テーブル情報検索を行い逆数を求
める。しかしこの場合Ａのビット数が増加すると、テー
ブル１用のＲＯＭ容量が増加することになる。例えば、
Ａが１６ビツトであり、かつ出力を１６ビツトとすると
、上記ＲＯＭ容量は、２　ワード、２１６ｘｌＢ−ＬＭ
ピットとなる。これはＲＯＭサイズが増大して、現実的
ではない。

ＲＯＭサイズを減少し、近似逆数の精度を向上させる方
法として、次の方法が一般的に使用されている。

まず除数の上位ビットをアドレスとして、テーブル情報
検索で第１近似逆数を求める。次に第１近似逆数に数値
演算を施す事で、より高精度の近似逆数を求める方法で
ある。

上記近似方法として、−膜内に広く知られているのがニ
ュートン法であり、次にニュートン法について説明する
。第２３図は、ニュートン法のフローチャートである。

まず上位ｍビット（ＡＨは除数Ａの上位ｍビット）をア
ドレスとし、テーブル情報検索（ＲＯ〜１）により、第
１近似値ＲＯを検索する（ステップＳ１〜Ｓ３）。次に
下記の数値演算を用いて第２近似式を求める。

Ｒ１−ＲＯ＊　（２−Ａ＊ＲＯ）　　・・・（１）さら
にＲ１を（１）式のＲＯに代入し演算を行う。

この過程をくり返す事によって、Ｒ１はＡの逆数値に近
づいていく。カウンタＣは演算のくり返し回数をカウン
トし、あらかじめ定められた回数Ｎに到達するまでくり
返す（ステップＳ４．Ｓ５）。

第２４図は上位ビットのビット幅ｍと、収束するまでの
ループ回数Ｎの関係を示したものである。

条件として、オペランドＡの全ビット幅は、１６ビツト
である。ここでは、問題を簡単化するために、ループ回
数は、１回と限定する。第２５図は、ループ回数を、１
回とした場合のフローチャートである。

（発明が解決しようとする課題）上記従来のニュートン法による数値演算式には、２回の
乗算を行なわなければならないので時間がかかりすぎる
欠点がある。また従来の全ＲＯＭ方式、ニュートン法で
は、ハードウェア特に変換テーブル等が大形化される欠
点があった。

本発明は上記実情に鑑みてなされたもので、高速、高精
度で、ハードウェアも簡単化される逆数回路を提供しよ
うとするものである。

［発明の構成］（課題を解決するだめの手段）本発明は、（イ）除数Ａの上位ビットデータＡＨと、下位ビットデ
ータＡＬとに分離された除数データを得る部分と、前記
データＡＨをアドレス入力として（１／ＡＨ）２の近似
値を出力する変換テーブルと、前記データＡＨとＡＬと
の差を得る減算器と、前記変換テーブル出力の（１／Ａ
Ｈ）　２の近似値と前記減算回路出力（ＡＨ−ＡＬ）と
を乗算する乗算回路とを具備し、該乗算回路の出力から
１／Ａの近似値を得ることを特徴とする逆数回路である
。また本発明は、（ロ）除数Ａの上位ビットデータＡＨをアドレスとして
近接する２ポイントの近似逆数を検索する変換テーブル
と、前記２ポイントの近似逆数を結ぶ直線を、除数Ａの
下位ビットデータＡＬに従い比例配分することで１／Ａ
の近似逆数を求める手段とを具備したことを特徴とする
逆数回路である。

また本発明は、（ハ）除数Ａの下位とットデータＡＨをアドレスとする
変換テーブルにより初期値を求め、これに数値演算を施
こすことで１／Ａの近似値を求める近似逆数回路と、前
記データＡＨをアドレスとして除数Ａの下位ビットデー
タＡＬの誤差発生データを出力するメ鷺りと、該メモリ
の出力と前記データＡＬとを比較して前記近似逆数回路
での誤差を見積り、該誤差により近似逆数回路の出力補
正を行なう手段とを具備したことを特徴とする逆数回路
である。また本発明は、（ニ）除数Ａの上位ビットデータＡＨと下位ビットデー
タＡＬから「ＡＨＡＨ−ＡＬ＋ＡＬ２Ｊの演算を行ない
、（１／ＡＨ）　３の値を変換テーブルから求め、前記
両式を乗算して１／Ａの近似値を得る手段を具備したこ
とを特徴とす、る逆数回路。

（ホ）除数Ａの上位ビットデータＡＨと下位ビットデー
タＡＬからｒ　（ＡＨ−ＡＬ）　　　（ＡＨ２＋ＡＬ２
）」の演算を行ない、（１／ＡＨ）’の値を変換テーブ
ルから求め、前記両式を乗算して１／Ａの近似値を得る
手段を具備したことを特徴とする逆数回路である。

（作　用）上記（イ）項において、除数Ａ（Ａは既に正規化された
もので、ｎビットよりなる）の近似逆数を求めるには、
まずＡを変形する（ＡＨは上位ｍビット、ＡＬは下位ｎ
−ｍビット）Ａ−ＡＨＩＡＬ　　　　　　　　　　　・・・（２）Ａ
＝ａｌ　　・（１／２）　＋ａ２　　　（１／２）２＋
−−＋　ａ　ｎ　　　（１／２）０−　（３）と仮定す
ると、ＡＨ−ａｌ（１／２）＋ａ２　　　（１／２）２＋−−
＋　ａ　ｍ　　　（１／２）’　　　　　　・”　（４
）Ａ　Ｌ　−ａ　ｍ＋Ｉ　　　（１／２）”’　十−・
・＝−＋　ａ　ｎ　　　（１／２）ｎ−（５）と置ける
。次に近似式を求める。

ＡＨ−ＡＬＡＨ２−２ＡＬここでＡ　Ｈ）＞Ａ　Ｌ　２　　　　　　　　・・・（
７）と仮定すると、となり、（８）の近似式が求まる。

上記（ロ）項において、除数Ａの逆数近似を求める前に
Ａについての解析を行う。

正規化後のオペランドＡ（ａｔ、ａ２．・・・ａｌ）は
次の数値になる。

Ａ−ａｌ・（１／２）＋ａ２　　　（１／２）２＋−・
・・−＋　ａ　ｎ　　　（１／２）ｎ−（９）ＡＨ−ａ
ｌ　　・（１／２）　＋ａ２　　　（１／２）２＋−・
・・＋　ａ　ｍ　　　（１／２）”　　　　　　　−（
１０）Ａ　Ｌ　−ａ　ｍ１１　　　（１／２）”ｌ＋　
−・・−＋　ａ　ｎ　　　（１／２）”　　　　　　　
・＝　（１１）Ａ−ＡＨＩＡＬ　　　　　　　　　　　
・・・（■２）となる。今ここでＡＨＯ−ＡＨ・・・（１３）ＡＨＩ　＝ａｌ　　　（１／２）＋− −＋　ａ　ａ　　　（１／２）”　十（１／２）”−Ａ
ＨＯ＋（１／２）”　　　　　・・・（１４）とすると
、（９）　、　（１４）式よりＡＨＯ５Ａ＜ＡＨＩ　　
　　　　　　　　・・・（１５）Ａ　ハ、ＡＨＯとＡ）
１１　の間になる。ＡＨ［ｌは、Ａの上位ｍビットで、
ＡＨＩは、Ａの上位ｍビット＋（１／２）　　である。

ここで除数Ａの近似逆数を、まず上位ｍビットのＡＨＯ
，ＡＨＩをアドレスとしてテーブル情報検索より、ｎビ
ットの第１近似逆数ＲＯＯ，ＲＯＩを求める。

（１５）式より、１／Ａ）Ｉｔ　≧ｌ／Ａ＞１／ＡＨＯ−（１８＞から、ＲＯＩ＜１／Ａ≦ＲＯＯ・・・（１７）となる。ここで
、ＲＯｌからＲ２Ｏ間において、１／Ａ曲線は、はぼ直
線とみなすことができ、Ｒ０１，Ｒ００間の１次関数で
求める事ができる。

Ｒ１−ＲＯＯ＋　２’　　・　ＡＬ　　・　（ＲＯ１−
ＲＯＯ）　　・・・（１８）この（１８）式に従い数値
演算を行う事で、高精度１の逆数近似を行う事ができる
。

上記（ハ）項において、近似逆数方法によって生じる誤
差は、まずオペランドＡの上位ビットをアドレスとして
、情報検索用ＲＯＭにより、近似逆数を求めるための、
初期値を求める時に発生するサンプリング誤差と、近似
演算によって生じる近似誤差である。ここで誤差解析を
行うと、上記（イ）項の特性（第３図）のように、オペ
ランドの上位アドレスＡＨの１ステップ間において、情
報検索用ＲＯＭによる誤差は、オフセット誤差になり、
演算による近似誤差は、オペランドの下位ビットＡＬに
対して、ある関数を示す。上記（イ）項の特性（第３図
）のように近似計算が、１次関数である場合その誤差は
、ＡＬに対して、単調増加である。また近似計算は、Ａ
Ｌに対する１次関数もしくは、２次関数であり、それに
よって生じる誤差は、ＡＬに関して、簡単な関数となる
。

本発明は、前記誤差の特徴に鑑み、誤差補償のための誤
差見積りを、誤差計算によって行うのではなく、誤差が
発生（≧ＩＬＳＢ）する下位ビットデータＡＬをＡＨを
入力とした情報検索用ＲＯＭに格納し、オペランドＡの
下位とットデータＡＬと、上記誤差検出用ＲＯＭにて検
出した下位ビットデータとを比較する事で、近似誤差を
見積る。

この近似誤差を、求まった逆数近似値から補正する事に
よって、近似誤差のない真の逆数を求める事ができる。

上記（ニ）項において、Ａ　Ｈ））Ａ　Ｌ　３と仮定してこの（１９）式を採用することによって、精度の劣化な
く変換テーブル（ＲＯＭ）容量の低減化を実現できる。

上記（ホ）項において、Ａ　Ｈ））Ａ　Ｌ　’と仮定して・・・（２０）この（２０）式を採用することによって、精度の劣化な
く変換テーブル（ＲＯＭ）容量の低減化を実現できる。

（実施例）第１図は上記（イ）項に対応する第１実施例である。図
中２１は入力ＡＨに対して、（１／ＡＨ）”をｎビット
精度によって変換するテーブル情報検索用ＲＯＭである
。減算回路２２は、゛オペランドＡの上位ビットデータ
ＡＨから下位ビットデータＡＬを減する回路であり、「
ＡＨ−ＡＬＪを成牛する。乗算回路２３は、ＲＯ〜１出
力（１／ＡＨ）　２と、減算回路２２の出力「ＡＨ−Ａ
ＬＪを乗算する回路で、その出力Ｒ１は、ｒ　（１／Ａ
Ｈ）　２＊　（ＡＨ−ＡＬ２）」である。

これは（８）式に等しく、この演算式によって決まった
Ｒ１は、１／Ａの逆数近似値であり、ｍ≧ｎ　／　２を
満すＩｌｌの値にとった時には、高い精度を確保できる
。

第２図は第１図の逆数近似計算用フローチャトである、
即ち除数Ａの上位ｍビットデータＡＨをアドレスとした
テーブル情報検索により、（１／ＡＨ）２を検索する（
ステップＳ　２１．　　Ｓ　２２）。

これをＲＯと置き変えて（ステップ５２３）（８）式に
代入する。

Ｒ１−ＲＯ＊　（ＡＨ−ＡＬ）　　　　・・・（２１）
このＲ１は、本発明によって求められる逆数近似値であ
る（ステップ５２４）。

第３図は」−２逆数近似回路の変換特性である。

変換ＲＯＭは（１／２）ｍステップであり、誤差の単位
は（１／２）”ステップである。第４図は上記変換特性
の一部拡大図、くわしくはＡＨＩステップ時での誤差の
拡大図である。

本実施例を、ニュートン法による場合と比較してみよう
。即ちニュートン法では、（ｌ）式の如く２回の乗算と
１回の減算が必要である。これに対し本実施例では、（
８）式の如く１回の乗算と、１回の減算によって近似さ
れる。つまり、乗算が１回省略されたことになり、１マ
シンサイクルで実行する時において、ハードウェアの省
略となりかつ高速化される。

第５図は本発明の第２実施例の回路図であり、前記（ロ
）項に対応している。図中３１は、オペランドＡの上位
ｍビットをアドレスとして、第１近似逆数を出力するテ
・−プル情報用ＲＯＭであり、同時に、アドレスＡＨ（
ＡＨＯ）とアドレスＡＨ＋１　　（ＡＨＩ　）の連続し
たアドレスの逆数近似データを読み出す。この読出され
た逆数近似データをＲＯＯ（＝１／ＡＨＯ）、ＲＯＩ（
≧１／ＡＨＩ　）と置＜　　（ＡＨＯ≦Ａ＜ＡＨＩ　）
。次にＲＯＯとＲＯｌを入力とした減算回路３２により
、２つの逆数近似データの差Δ’　　（Ｒｏｔ−ＲＯＯ
）を求める。Δ′は第１近似逆数のステップ間の変化量
であり、このΔ′に、下位（ｎ−ｍ）ビットデータＡＬ
を乗算する事によってＲＯＯからの変化量の１次近似値
が求まる。この１次近似値Δを求めるためにＡＬと、減
算回路出力を入力とする乗算回路３３を有する。最後に
加減算回路３４によって、ＲＯＯからの変化量の一次近
似値Δと、ＲＯＯを加算する。これによって、出力は、
１次逆数近似値を求める事ができる。

第７図は、本実施例のフローチャートである。

まず除数Ａの上位ｍビットをアドレスとするテーブル情
報と、次のアドレスのテーブル情報を同時に検索する（
ステップ５３１−３３３）。次にその検索データを（１
８）式に従って、数値演算を行う（ステップ５３４）。

この演算結果Ｒ１が逆数近似値である。

この実施例においても、前実施例と同様の利点がある。

これは（Ｉ８）式においてｒ　（ＲＯＩ−ＲＯＯ）・Ａ
Ｌ２）」の乗算のみでよく、２″の個所はシフト操作で
よいからである。

第６図は第５図の実施例（（１８）式）の変形例であり
、４１は＋１回路（加算回路）、４２はセレクタ、４３
は逆数テーブル用（ＲＯＭ）　、４４は減算回路、４５
はセレクタ、４６は乗算回路、４７は加減算回路、４８
はアキュムレータである。

この場合は次式によって表わされる。

Ｒ１０−Ｒ００・　（１−２”　−ＡＬ）　　　・・・
（２２）Ｒ１−Ｒ１０＋２　　−　ＡＬ　−ＲＯＩ　　
　　　・（２３）（２２）式、（２３）式をまとめたも
のが、次式となる。

Ｒ１−ＲＯＯ・　（１−２”　−ＡＬ）＋２”−ＡＬ−
ＲＯＩ　　　　　　・・・（２４）まず除数Ａの上位ｍ
ビットをアドレスとするテーブル情報を検索し、その出
力結果をＲＯＯとする。

次にＲＯＯを、（２２）式に従って、数値演算する。そ
の結果をＲＩＧと置く。次に回路４１により、前回検索
したアドレスの次のアドレスのテーブル情報を検索する
。その結果と、前回の数値演算結果のＲＩＯを用いて（
２３）式に従い、数値演算を行う。この結果が、高精度
の逆数近似値である。

本来ここでの実施例は、逆数値を求めるのにオペランド
の全ビットをアドレスとする逆数テーブル検索手法から
、オペランドＡの全アト・レスから、ある間離に間引き
したアドレスについて、第１近似逆数を求める。その間
の近似逆数は、それぞれのステップ間の第１近似逆数の
直線近似によって求める手法である。第８図は、ＲＱＯ
とＲＯＩを、オペランドＡの下位ビットＡＬによって、
１次近似を求めるフローチャートである。出力Ｒ１は（
２４）式によって求まる。ここで２”−ＡＬは、入力位
置をシフトする事で求まるので、それぞれ各項とも、−
回の乗算によって求まる。従って第６図は第８図のフロ
ーチャートを２サイクルによって実行する時のアーキテ
クチャである。

１）第１サイクル１）テーブル情報用ＲＯＭ　４３で、ＲＯＯを求める。

それと同時に減算回路４４で（１−２”　−ＡＬ）を求
める。

１１）ＲＯＭ４３のアドレスカウンタ４１を＋１とする
。

ＩＩＩ）乗算回路４６によって、ＲＯＭ出力ＲＯＯと、
減算回路出力（１−２”−ＡＬ）を乗算する。乗算結果
は、加減算回路４７によって＋０されて、アキュムレー
タ４８に格納される（ステップ５４４）２）第２サイク
ルＩ）　テーブル情報用ＲＯＭ４３で、ＲＯＩを求めるＩ
Ｉ）乗算回路４６によってＲＯＭ出力ＲＯＩと、ＡＬと
を乗算する。

目ｌ）次に加減算回路４７によって、乗算回路４６の出
力と、アキュムレータ４８に格納されているデータＲＩ
Ｄを加算する（ステップ８４８）。

以上２サイクルによって、Ｒ１を求める。

第９図は第５図の実施例の変換特性、第１０図は同特性
のＡＨＩステップでの拡大図である。

以上の実施例では、例えば第３図のように逆数近似の変
換曲線と理想曲線との間に誤差を発生する。これらは、
（１／ＡＨ）　２テ一ブルＲＯＭから検索した時の近似
誤差や数値演算を行う過程における計算誤差である。こ
のように発生した誤差は、除算の商に誤差を発生し、信
号処理後のデータにエラーとして検出される。

次に示す第３実施例は、前実施例の近似逆数方法によっ
て起る近似誤差を、検出し、見積り、前記近似逆数に見
積誤差を補正する事によって、近似誤差のない真の逆数
を実現するものである。

第１１図はその実施例のブロック図で、５１は誤差発生
ビットデータを検出する情報検索システムとしてのＲＯ
Ｍ、５２は近似計算の初期値を検出する情報検索システ
ムとしてのＲＯＭ、５３はオペランドＡの下位ビットデ
ータＡＬと誤差発生ビットデータを比較し、誤差を見積
るエラー検出システムとしての比較回路、５４は逆数近
似システムとしての逆数近似回路、５５は誤差補正シス
テムとしての加減算回路である。

第１２図は第３実施例の他の具体例のブロック図で、第
１実施例をもとにしている。図中５６は（１／ＡＨ）　
２テーブルとしてのＲＯＭ、５７は「ＡＨ−ＡＬＪの減
算を行なう減算回路、５８は乗算及び加減算を行なう演
算回路、５９はエラーアドレステーブルとしてのＲＯＭ
、６０はデータ比較及び誤差見積りを行なう比較回路、
６１は誤差検出回路である。

第１３図は第１実施例をもとにした作用を示すフローチ
ャートである。他の逆数近似法も、ＲＯＭからの初期値
と、近似計算式が違うだけで、フローチャートとしては
同じである。まず除数Ａを、上位ビットデータＡＨと下
位ビットデータＡＬに分ける。次にＡＨのデータをアド
レス入力とする情報検索用ＲＯＭ５６により、数値演算
の初期値に相等する（１／ＡＨ）　２を検出する（ステ
ップ５５２）。また同じく、ＡＨのデータをアドレス入
力とする情報検索用ＲＯＭ５９から、誤差が発生する下
位とットデータＡＬＩ　、ＡＬ２・・・ＡＬｄを検出す
る（ステップ５５３）。次に、検出されたＡＬＩ、ＡＬ
２・・・ＡＬｄとＡの下位ビットデータＡＬとを比較す
る事で、オペランドＡの近似逆数演算の誤差を１［ＬＳ
Ｂ］ステップにて見積る。見積った誤差をＤとする。次
に（１／ＡＨ）２をもとにした近似計算を行う。その結
果の逆数近似に前記の見積った誤差のＤを引く　（足す
場合もある）事によって、誤差のない真の逆数を求める
。

第１４図、第１５図に本実施例の効果をグラフにて示し
た。第１４図は第１実施例の逆数近似方法を基に本発明
を付加し、その効果を、グラフにしたものである。第１
４図（ａ）は第１実施例の第４図と同じく、オペランド
Ａの上位ビットデータＡＨの１ステップ間の理想曲線と
、変換曲線であり、第１４図（ｂ）は、その間の近似誤
差である。また第１４図（ｃ）は実施例による誤差補正
を行った後の近似誤差である。第１４図（ｃ）を見れば
解るように、誤差補正後の近似誤差は、Ｏ≦誤差＜　−
Ｉ　ＬＳＢと、その幅はＩ　ＬＳＢ以下であり、端数切
り捨てモードの真の逆数（ｎビット）に等しい。またま
るめのモードが異なる時には、補正値をシフトすればよ
く、誤差がＩ　ＬＳＢ以下である事により、どんなまる
め処理にも対応が取れる。

第１５図（ａ）〜（ｃ）は第２実施例をもとにした第３
実施例の効果を、グラフにしたものである。

誤差幅はＩ　ＬＳＢ以下である。

第１６図は本発明の第４実施例の回路図である。

図中７１は変換テーブルとしてのＲＯＭ、７２〜７４は
セレクタ、７５は乗算回路、７６は加減算回路、７７は
アキュムレータである。その回路動作は第１７図のフロ
ーチャートにも示される。

即ち乗算回路７５、加減算回路７６で「ＡＨ・ＡＨ＋０
−ＡＣＣＯＪの演算をして、この演算結果ＡＣＣＯをア
キュムレータ７７に入れる。次に乗算回路７５、加減算
回路７６でｒＡＬ−ＡＬ＋ＡＣＣＯ→ＡＣＣＯＪの演算
をして、その結果ＡＣＣＯをアキュムレータ７７に入れ
る。これによりアキュムレータ７７には「ＡＨ＋ＡＬ２
Ｊが得られる。次にこのアキュムレータ７７内のデータ
を用い、ｒＡｃｃＯ−ＡＨ−ＡＬ−４ＡＣＣＯＪの演算
を行ない、アキュムレータ７７には「ＡＨ＋ＡＬ　　　
ＡＨ番ＡＬＪが得られる。次に（１／ＡＨ）　３をＲＯ
Ｍ７１から取り出し、ｒＡｃｃＯ（１／ＡＨ）　３＋０
→ＡＣＣＯＪの演算を行ない、その結果をアキュムレー
タ７７に入れれば、該アキュムレータには（１９）式と
同様の演算結果が得られるものである。

第１８図は、Ａをｎビット、ＡＨをｍビットと置いた時
の関係表であり、例えばｎ−８ビツトの時ＡＨ−３ビッ
トつまり変換テーブル（ＲＯＭ）７１が、ｎの上位３ビ
ツトで構成できるため、従来法によりテーブル容量が小
で済むものである。

第１９図は本発明の第５実施例の回路図である。

図中８１は変換テーブルとしてのＲＯＭ、８２〜８４は
セレクタ、８５は乗算回路、８６は加減算回路、８７．
８８はアキュムレータである。その回路動作は第２０図
のフローチャートにも示される。

即ちセレクタ８２．８３、乗算回路８５を用い、ＡＨを
アキュムレータ８７に、ＡＬ２をアキュムレータ８８に
得る。次に加減算回路８６を用いｒＡｃｃＯ＋ＡＣＣ１
呻ＡＣＣＯＪの演算で、アキュムレータ８７に「ＡＨ＋
ＡＬ２Ｊが得られる。次に加減算回路８６により「ＡＨ
−ＡＬ−ＡＣＣＩ　Ｊの演算を行ない、アキュムレータ
８８にこの演算結果を収納する。次にＲＯＭ８１から（
１／ＡＨ）’を取り出し、ｒ　（１／ＡＨ）’ＡＣＣＩ
　−ＡＣＣＩ　Ｊの演算を乗算回路８５で行ない、その
結果をアキュムレータ８８に入れる。

次にアキュムレータ８７．８８内のデータの乗算、つま
りｒＡｃｃｌ　＋ＡＣＣＯ→ＡＣＣＩ　Ｊを行なえば、
アキュムレータ８８には（２０）式と同様の演算結果が
得られるものである。

第２１図は除数Ａをｎビット、ＡＨをｍビットと置いた
時の関係表であり。例えばｎ−８ビツトの時ＡＨ−２ビ
ット、つまり変換テーブル（ＲＯＭ）８１が、ｎの２ビ
ツトで構成できるため、従来法よりテーブル容量が小で
済むものである。また（１／ＡＨ）’と次数が高いほど
理想曲線に近い値が得られ、高精度化されるものである
。

〔発明の効果〕

以上説明した如く本発明によれば、ハードウェアも簡単
化され、高速、高精度化された逆数回路が提供できるも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は同構成の
作用を示すフローチャート、第３図及び第４図は同構成
の変換特性図、第５図、第６図は本発明の異なる実施例
の構成図、第７図、第８図は同構成の作用を示すフロー
チャート、第９図、第１０図は同構成の変換特性図、第
１１図、第１２図は本発明の異なる実施例の構成図、第
１３図は同構成の作用を示すフローチャート、第１４図
、第１５図は同構成の変換特性図、第１６図は本発明の
異なる実施例の構成図、第１７図は同構成の作用を示す
フローチャート、第１８図は同構成の効果を示す図表、
第１９図は本発明の異なる実施例の構成図、第２０図は
同構成の作用を示すフローチャート、第２１図は同構成
の効果を示す図表、第２２図は従来の除算回路図、第２
３図はニュートン法による逆数の近似値計算のフローチ
ャート、第２４図は同法の作用を示す図表、第２５図は
同法においてループ回数を１個とした場合のフローチャ
ートである。２１・・・変換テーブル、２２・・・減算回路、２３・
・・乗算回路、３１・・・変換テーブル、３２・・・減
算回路、３３・・・乗算回路、３４・・加減算回路、４
１・・・アドレスカウンタ、４２．４５・・・セレクタ
、４３・テーブル、４４・・・減算回路、４６・・・乗
算回路、４７・・・加減算回路、４８・・・アキュムレ
ータ、５１゜５２・・・、ＲＯＭ、５３・・・比較回路
、５４・・・逆数近似回路、５５・・・加減算回路、５
６・・・テーブル、５７・・・減算回路、５８・・・演
算回路、５９・・・エラーアドレステーブル、６０・・
・比較回路、７１・・・ＲＯＭ（テーブル）、７２〜７
４・・・セレクタ、７５・・・乗算回路、７６・・・加
減算回路、７７・・・アキュムレータ、８１・・・ＲＯ
Ｍ、８２〜８４・・・セレクタ、８５・・・乗算回路、
８６・・・加減算回路、８７．８８・・・アキュムレー
タ。出願人代理人　弁理士　鈴江武彦第図第３図第４図第図ｈＬ ↓ 出力Ｒ１第図第図第図第出力Ｒ１第１３図第１４図第１５図第１７図第１８Ｈ第１６図第１９図第２１図第２３図入力Ａ入力Ｂ第２２図第２４図

Claims

【特許請求の範囲】

（１）除数Ａの上位ビットデータＡＨと、下位ビットデ
ータＡＬとに分離された除数データを得る部分と、前記
データＡＨをアドレス入力として（１／ＡＨ）＾２の近
似値を出力する変換テーブルと、前記データＡＨとＡＬ
との差を得る減算器と、前記変換テーブル出力の（１／
ＡＨ）＾２の近似値と前記減算回路出力（ＡＨ−ＡＬ）
とを乗算する乗算回路とを具備し、該乗算回路の出力か
ら１／Ａの近似値を得ることを特徴とする逆数回路。
（２）除数Ａの上位ビットデータＡＨをアドレスとして
近接する２ポイントの近似逆数を検索する変換テーブル
と、前記２ポイントの近似逆数を結ぶ直線を、除数Ａの
下位ビットデータＡＬに従い比例配分することで１／Ａ
の近似逆数を求める手段とを具備したことを特徴とする
逆数回路。
（３）除数Ａの上位ビットデータＡＨをアドレスとする
変換テーブルにより初期値を求め、これに数値演算を施
こすことで１／Ａの近似値を求める近似逆数回路と、前
記データＡＨをアドレスとして除数Ａの下位ビットデー
タＡＬの誤差発生データを出力するメモリと、該メモリ
の出力と前記データＡＬとを比較して前記近似逆数回路
での誤差を見積り、該誤差により近似逆数回路の出力補
正を行なう手段とを具備したことを特徴とする逆数回路
。
（４）除数Ａの上位ビットデータＡＨと下位ビットデー
タＡＬから「ＡＨ＾２−ＡＨ・ＡＬ＋ＡＬ＾２」の演算
を行ない、（１／ＡＨ）＾３の値を変換テーブルから求
め、前記両式を乗算して１／Ａの近似値を得る手段を具
備したことを特徴とする逆数回路。
（５）除数Ａの上位ビットデータＡＨと下位ビットデー
タＡＬから「（ＡＨ−ＡＬ）・（ＡＨ＾２＋ＡＬ＾２）
」の演算を行ない、（１／ＡＨ）＾４の値を変換テーブ
ルから求め、前記両式を乗算して１／Ａの近似値を得る
手段を具備したことを特徴とする逆数回路。