KR970013919A - Low speed data frame inverter - Google Patents

Low speed data frame inverter Download PDF

Info

Publication number
KR970013919A
KR970013919A KR1019950026034A KR19950026034A KR970013919A KR 970013919 A KR970013919 A KR 970013919A KR 1019950026034 A KR1019950026034 A KR 1019950026034A KR 19950026034 A KR19950026034 A KR 19950026034A KR 970013919 A KR970013919 A KR 970013919A
Authority
KR
South Korea
Prior art keywords
frame
dsob
unit
synchronization signal
data
Prior art date
Application number
KR1019950026034A
Other languages
Korean (ko)
Inventor
최신형
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019950026034A priority Critical patent/KR970013919A/en
Publication of KR970013919A publication Critical patent/KR970013919A/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 저속데이타 프레임 변환에 관한 것으로, 특히 서로 상이한 다중 방식을 갖는 DDS의 DSOB와 CCITT X.50와의 프레임을 상호 변환 가능토록 하여 외부 중계장치 없이도 상호 데이타 접속이 가능하도록 한 저속데이타 프레임 변환장치에 관한 것이다.The present invention relates to low-speed data frame conversion, and in particular, a low-speed data frame conversion device that enables mutual data connection without an external relay device by enabling conversion of a frame between a DSOB and a CCITT X.50 of a DDS having different multiple systems. It is about.

이러한 본 발명은 하이웨이를 통해 다중 처리된 데이타가 인가되면 각 다중방식의 프레임을 추출하여 동기신호로 출력하는 프레임 추출수단과, 프레임 추출수단에서 얻어지는 동기신호에 따라 DSOB 및 X.50 프레임을 발생시키는 프레임 발생수단과, 프레임 발생수단에서 발생된 DSOB 프레임 또는 X.50 프레임을 인가되는 선택신호에 의해 선택하여 출력시키는 프레임 선택수단과, 프레임 동기신호에 따라 프레임 선택수단에서 출력되는 프레임과 상기 하이웨이를 통해 인가되는 프레임을 제외한 데이타와를 가산하여 저속데이타로 출력하는 프레임 가산수단으로 이루어진다.The present invention is characterized in that the frame extraction means for extracting each multi-frame frame and output as a synchronization signal when the data processed by the multi-way is applied, and generates the DSOB and X.50 frame according to the synchronization signal obtained from the frame extraction means Frame selection means for selecting and outputting a DSOB frame or X.50 frame generated by the frame generating means by a selection signal applied thereto, a frame output from the frame selection means according to a frame synchronizing signal, and the highway Frame addition means for adding data except for a frame applied through and outputting the data as low speed data.

Description

저속데이타 프레임 변환장치Low speed data frame inverter

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 3 도는 본 발명에 의한 저속데이타 프레임 변환장치 구성도,3 is a block diagram of a low speed data frame converter according to the present invention;

제 5 도는 본 발명을 설명하기 위한 송, 수신파형도,5 is a diagram illustrating a transmission and reception waveform for explaining the present invention;

제 6 도는 제 3 도의 X.50/DSOB 디프레이머부 상세구성도,6 is a detailed configuration diagram of the X.50 / DSOB deframer part of FIG.

제 7 도는 제 3 도의 X.50/DSOB 프레이머부 상세구성도.7 is a detailed configuration diagram of the X.50 / DSOB framer part of FIG.

Claims (4)

하이웨이를 통해 다중 처리된 데이타가 인가되면 각 다중방식의 프레임을 추출하여 동기신호로 출력하는 프레임 추출수단과, 상기 프레임 추출수단에서 얻어지는 동기신호에 따라 DSOB 및 X.50 프레임을 발생시키는 프레임 발생수단과 상기 프레임 발생수단에서 발생된 DSOB 프레임 또는 X.50 프레임을 인가되는 선택신호에 의해 선택하여 출력시키는 프레임 선택수단과, 상기 프레임 동기신호에 따라 상기 프레임 선택수단에서 출력되는 프레임과 상기 하이웨이를 통해 인가되는 프레임을 제외한 데이타와를 가산하여 저속데이타로 출력하는 프레임 가산수단으로 구성된 것을 특징으로 하는 저속데이타 프레임 변환장치.Frame extraction means for extracting each multi-frame frame and outputting it as a synchronization signal when data processed by multiplex is applied through the highway, and frame generation means for generating DSOB and X.50 frames according to the synchronization signal obtained from the frame extraction means. And frame selection means for selecting and outputting a DSOB frame or X.50 frame generated by the frame generating means by a selection signal applied thereto, a frame output by the frame selecting means according to the frame synchronization signal, and the highway. A low speed data frame conversion device comprising: a frame adding means for adding data except for an applied frame and outputting the low speed data; 제 1 항에 있어서, 상기 프레임 추출수단은 입력되는 다중화 데이타로 부터 DSOB 프레임을 추출하여 동기 신호를 발생시키는 DSOB 디프레이머부(101)와, 상기 입력되는 다중화 데이타로부터 X.50 프레임을 추출하여 동기신호를 발생시키는 X.50 디프레이머부(102)로 구성된 것을 특징으로 하는 저속데이타 프레임 변환장치.2. The apparatus of claim 1, wherein the frame extracting means extracts and synchronizes a DSOB deframer unit 101 for generating a synchronization signal by extracting a DSOB frame from input multiplexed data and extracting an X.50 frame from the input multiplexed data. A low-speed data frame converter, characterized by comprising an X.50 deframer unit (102) for generating a signal. 제 1 항에 있어서, 상기 프레임 발생수단은 상기 DSOB 디프레이머부(101)에서 출력되는 동기신호에 따라 X.50 프레임을 발생시키는 X.50 프레이머부(201)와, 상기 X.50 디프레이머부(102)에서 발생된 동기신호로 DSOB 프레임을 발생시키는 DSOB 프레이머부(202)로 구성된 것을 특징으로 하는 저속데이타 프레임 변환장치.The frame generation unit of claim 1, wherein the frame generating unit comprises an X.50 framer unit 201 for generating an X.50 frame according to a synchronization signal output from the DSOB deframer unit 101, and the X.50 deframer unit. And a DSOB framer unit 202 for generating a DSOB frame with a synchronization signal generated at 102. 제 2 항에 있어서, 상기 DSOB 또는 X.50 디프레이머부(101)(102)는 입력 클럭에 따라 다중화된 입력 데이타를 순차 쉬프트 시켜 20바이트 펄스를 출력시키는 쉬프트 레지스터(101a 또는 102a)와, 상기 쉬프트 레지스터(101a, 또는 102a)에서 출력되는 20바이트 펄스를 논리 조합하여 그 결과치를 출력하는 논리 조합부(101b 또는 102b)와, 상기 논리 조합부(101b 또는 102b)에서 출력되는 신호로 부터 프레임 동기 신호를 판단하고 프레임 동기신호를 출력하는 히스테리시스부(101c 또는 102c)로 각각 구성된 것을 특징으로 하는 저속데이타 프레임 변환장치.The shift register 101a or 102a of claim 2, wherein the DSOB or X.50 deframer unit 101 and 102 sequentially shifts multiplexed input data according to an input clock to output 20-byte pulses. Frame synchronizing from the logic output unit 101b or 102b for logically combining the 20-byte pulses output from the shift register 101a or 102a and outputting the result, and the signals output from the logic combination unit 101b or 102b. A low-speed data frame converter, characterized in that each of the hysteresis unit (101c or 102c) for judging the signal and outputs a frame synchronization signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950026034A 1995-08-22 1995-08-22 Low speed data frame inverter KR970013919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950026034A KR970013919A (en) 1995-08-22 1995-08-22 Low speed data frame inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026034A KR970013919A (en) 1995-08-22 1995-08-22 Low speed data frame inverter

Publications (1)

Publication Number Publication Date
KR970013919A true KR970013919A (en) 1997-03-29

Family

ID=66595441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026034A KR970013919A (en) 1995-08-22 1995-08-22 Low speed data frame inverter

Country Status (1)

Country Link
KR (1) KR970013919A (en)

Similar Documents

Publication Publication Date Title
KR970049636A (en) Data transmission system and method
KR970013919A (en) Low speed data frame inverter
KR910013751A (en) NRZ / CMI (II) Code Inverter
KR950022352A (en) Bit Synchronization Circuit for Phase Difference Alignment of Clocks
KR960015264A (en) Device and method for transmitting / receiving serial data between master / slave board
KR960009398A (en) Synchronous Clock Generation Circuit
KR970024711A (en) Synchronous Control of Digital Voice Signal
KR940005004A (en) Interface circuit between transmission channel data transceiver and terminal
KR920017394A (en) Synchronous Payload Mapper for TUG21 Serial Interface
TW354395B (en) A bus interface synchronous system for synchronously system clock and the inner clock of a central processing unit, comprising:
KR910013783A (en) Manipulator Reference Clock Board Assembly
KR960043935A (en) Clock Receive Circuit for Network Synchronous Control of Switching System
KR950013100A (en) Data frame sync bit generator in synchronous data link control / high level data link control (SDLC / HDLC) communication
KR920020863A (en) T1 Stuffing 8B6T Code Converter
KR970031570A (en) A synchronous overhead transmitter of a synchronous transmission system
KR960027672A (en) User-Network Connection Line Polarity Detector of Integrated Information Communication Network
KR960009476A (en) Pulse code modulation (PCM) data conversion and transmission device
KR950025539A (en) Serial and parallel conversion interface circuit
KR970056530A (en) interface
KR870005525A (en) Signal Synchronization and Signal Separation Control Clock Generation Circuit
KR950022074A (en) Transient elimination circuit and unnecessary switching prevention circuit during redundant clock switching
KR940017396A (en) Synchronous Data Generator
KR950022358A (en) Frame Shift Synchronization Circuit of Digital Transmission System
KR920022687A (en) PCM / ADPCM Data Interconverter
KR970049268A (en) Phase Aligner with Reference Clock

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination