KR950022358A - Frame Shift Synchronization Circuit of Digital Transmission System - Google Patents

Frame Shift Synchronization Circuit of Digital Transmission System Download PDF

Info

Publication number
KR950022358A
KR950022358A KR1019930031302A KR930031302A KR950022358A KR 950022358 A KR950022358 A KR 950022358A KR 1019930031302 A KR1019930031302 A KR 1019930031302A KR 930031302 A KR930031302 A KR 930031302A KR 950022358 A KR950022358 A KR 950022358A
Authority
KR
South Korea
Prior art keywords
data
frame
shift
input
frame shift
Prior art date
Application number
KR1019930031302A
Other languages
Korean (ko)
Other versions
KR100199187B1 (en
Inventor
이지원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930031302A priority Critical patent/KR100199187B1/en
Publication of KR950022358A publication Critical patent/KR950022358A/en
Application granted granted Critical
Publication of KR100199187B1 publication Critical patent/KR100199187B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

특정 프레임 단위로 송수신되는 데이터의 프레임 동기가 이루어 지지 않았을때 데이터를 시프트하여 프레임 동기를 실행하는 디지털 전송 시스템의 프레임 시프트 회로를 제공한다. 상기의 회로는 각각의 데이터 단자로 입력되는 직렬 데이터를 시스템 클럭의 입력에 응답하여 시프트 출력하는 시프트 레지스터 수단들과, 상기 프레임 동기회로로 부터 출력되는 슬립신호(SLIP)의 입력을 카운팅하여 프레임 시프트 데이터를 출력하는 슬립 카운팅 수단과, 상기 슬립 카운팅 수단으로부터 출력되는 프레임 시프트 데이터의 입력에 응답하여 상기 프레임 시프트 데이터에 대응된 위치의 시프트 데이터 비트를 선택하여 출력하는 선택수단들을 포함하며, 상기 슬립신호가 발생시 마다 순차 시프트된 위치의 데이터를 출력토록 동작된다.Provided is a frame shift circuit of a digital transmission system that performs frame synchronization by shifting data when frame synchronization of data transmitted and received in a specific frame unit is not performed. The above circuit includes a shift register means for shifting out and outputting serial data input to each data terminal in response to an input of a system clock, and a frame shift by counting an input of a sleep signal (SLIP) output from the frame synchronizing circuit. Slip counting means for outputting data, and selecting means for selecting and outputting shift data bits at positions corresponding to the frame shift data in response to input of frame shift data output from the slip counting means, wherein the sleep signal Each time is generated, data is outputted at the sequentially shifted position.

Description

디지털 전송 시스템의 프레임 시프트 동기 회로Frame Shift Synchronization Circuit in Digital Transmission System

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 따른 디지털 전송 시스템의 프레임 시프트 동기 회로도.2 is a frame shift synchronization circuit diagram of a digital transmission system according to the present invention.

제3도는 제2도에 도시된 일부분의 구체 회로도.3 is a detailed circuit diagram of a portion shown in FIG.

Claims (3)

수신되는 데이터의 동기 여부를 검색하여 비동기를 이룰때 슬립신호를 발생하는 프레임 동기회로를 구비한 디지탈 전송 시스템의 프레임 시프트 동기 회로에 있어서, 각각의 데이터 단자로 입력되는 직렬 데이터를 시스템 클럭의 입력에 응답하여 시프트 출력하는 시프트 레지스터 수단들과 상기 프레임 동기회로로 부터 출력되는 슬립신호(SLIP)의 입력을 카운팅하여 프레임 시프트 데이터를 출력하는 슬립 카운팅 수단과, 상기 슬립 카운팅 수단으로부터 출력되는 프레임 시프트 데이터의 입력에 응답하여 상기 프레임 시프트 데이터에 대응된 위치의 시프트 데이터 비트를 선택하여 출력하는 선택수단들로 구성되어 상기 슬립신호가 발생시 마다 순차 시프트된 위치의 데이터를 출력함을 특징으로 하는 디지털 전송 시스템의 프레임 시프트 동기 회로.In a frame shift synchronization circuit of a digital transmission system having a frame synchronization circuit that generates a sleep signal when the received data is synchronized and asynchronously retrieved, the serial data input to each data terminal responds to the input of the system clock. A shift counting means for counting the shift registers and outputting the frame shift data by counting an input of the sleep signal SLIP outputted from the frame synchronizing circuit, and inputting the frame shift data outputted from the sleep counting means. And selecting means for selecting and outputting shift data bits of positions corresponding to the frame shift data in response to the frame shift data, and outputting data of positions shifted sequentially when the sleep signal is generated. Shift sync times . 제1항에 있어서, 상기 선택수단들로 부터 각각 출력된 데이터를 상기 시스템 클럭에 동기하여 버퍼링하는 전송수단을 더 포함함을 특징으로 하는 디지털 전송 시스템의 프레임 시프트 동기 회로.2. The frame shift synchronization circuit of claim 1, further comprising transmission means for buffering data output from the selection means in synchronization with the system clock. 제2항에 있어서, 상기 전송수단은, 시스템 클럭의 입력에 응답하여 상기 선택수단들로 부터 각각 선택 출력되는 데이터들을 래치하여 출력하는 래치회로임을 특징으로 하는 디지털 전송 시스템의 프레임 시프트 동기 회로.3. The frame shift synchronization circuit of claim 2, wherein the transmission means is a latch circuit for latching and outputting data selectively selected from the selection means in response to an input of a system clock. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930031302A 1993-12-30 1993-12-30 Frame shift sync. circuit of digital transmission system KR100199187B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031302A KR100199187B1 (en) 1993-12-30 1993-12-30 Frame shift sync. circuit of digital transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031302A KR100199187B1 (en) 1993-12-30 1993-12-30 Frame shift sync. circuit of digital transmission system

Publications (2)

Publication Number Publication Date
KR950022358A true KR950022358A (en) 1995-07-28
KR100199187B1 KR100199187B1 (en) 1999-06-15

Family

ID=19374289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031302A KR100199187B1 (en) 1993-12-30 1993-12-30 Frame shift sync. circuit of digital transmission system

Country Status (1)

Country Link
KR (1) KR100199187B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684564B1 (en) * 2005-11-16 2007-02-20 엠텍비젼 주식회사 Frame synchronization method and apparatus therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684564B1 (en) * 2005-11-16 2007-02-20 엠텍비젼 주식회사 Frame synchronization method and apparatus therefor

Also Published As

Publication number Publication date
KR100199187B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
TW329501B (en) Data signal output circuit and image display device provided with it
KR940004477A (en) Method and apparatus for clocking variable pixel frequency and pixel depth on memory display interface
EP0534129B1 (en) Interface circuit for data transfer
KR960036749A (en) Variable-length decoding device
KR960020466A (en) Apparatus for Interleaved Digital Video Data Signal Reception System
KR950022358A (en) Frame Shift Synchronization Circuit of Digital Transmission System
KR910014949A (en) Shift register
JPH0771055B2 (en) High speed signal multiplexer
KR960027475A (en) Synchronous and Loop Switching Circuit
KR100594202B1 (en) Data synchronizing apparatus and method
KR930001082A (en) Data Bus Selection Circuit of Ad-Drop Transmission Equipment
KR970002073B1 (en) Vld device using pipe line structure
KR970056139A (en) Secondary Synchronizer in Direct Spread Spectrum System
KR980007489A (en) Synchronous Detection Circuit
KR920019082A (en) Clock switching circuit
KR910005335B1 (en) Silp control circuit
KR950022359A (en) Bit Synchronous Circuit Eliminates Clock Recovery
KR940003241A (en) Data Rate Adaptation Circuit
KR970016987A (en) Serial interface circuit
KR940023021A (en) Clock signal selector of dual clock system
KR970056030A (en) Reverse Interleaving Device for Personal Communication System
KR970056034A (en) Reverse Interleaving Device for Personal Communication System
KR960003172A (en) Synchronization circuit of data communication system
JPS6313199A (en) Shift register
KR930024337A (en) Frame Synchronization Detection Method and Circuit for Demultiplexing Data Transmission System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee