KR960027672A - User-Network Connection Line Polarity Detector of Integrated Information Communication Network - Google Patents

User-Network Connection Line Polarity Detector of Integrated Information Communication Network Download PDF

Info

Publication number
KR960027672A
KR960027672A KR1019940032861A KR19940032861A KR960027672A KR 960027672 A KR960027672 A KR 960027672A KR 1019940032861 A KR1019940032861 A KR 1019940032861A KR 19940032861 A KR19940032861 A KR 19940032861A KR 960027672 A KR960027672 A KR 960027672A
Authority
KR
South Korea
Prior art keywords
signal
frame
super frame
time slot
display
Prior art date
Application number
KR1019940032861A
Other languages
Korean (ko)
Other versions
KR970002775B1 (en
Inventor
전용일
전병윤
한운영
Original Assignee
양승택
재단법인 한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940032861A priority Critical patent/KR970002775B1/en
Publication of KR960027672A publication Critical patent/KR960027672A/en
Application granted granted Critical
Publication of KR970002775B1 publication Critical patent/KR970002775B1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 종합정보통신망의 사용자-망 접속 선로 극성 검출기에 관한 것으로, 선로 입력 정보 복호수단(1); 직병렬 변환수단(2); 프레임 표시 검출수단(3); 프레임 표시 검출 신호 표시수단(4); 프레임 타임 슬롯 발생 수단(5); 프레임 동기수단(6); 슈퍼 프레임 표시 검출 신호 제어수단(7); 슈퍼 프레임 타임 슬롯 발생 수단(8); 및 선로 극성 검출 및 슈퍼 프레임 동기수단(9)을 구비하고 있으며, 종합정보 통신망에서 핵심적인 역할을 수행하는 유-인터페이스 송수신기를 구성하는 기능 블럭으로 사용되며, 전술한 선행 기술에 비하여 간결하게 하드웨어 구현이 가능한 효과가 있다.The present invention relates to a user-network connection line polarity detector of a general information communication network, comprising: line input information decoding means (1); Serial-to-parallel conversion means (2); Frame display detecting means 3; Frame display detection signal display means 4; Frame time slot generating means (5); Frame synchronization means 6; Super frame display detection signal control means 7; Super frame time slot generation means (8); And a line polarity detection means and a super frame synchronization means (9), and used as a functional block constituting a U-interface transceiver which plays a key role in an integrated information communication network. This has a possible effect.

Description

종합정보통신망의 사용자-망 접속 선로 극성 검출기User-Network Connection Line Polarity Detector of Integrated Information Communication Network

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따른 선로 극성 검출기의 구성도.1 is a block diagram of a line polarity detector according to the present invention.

Claims (1)

선로 입력 정보를 입력으로 하여 복호 신호를 출력하는 선로 입력 정보 복호 수단(1) : 상기 선로 입력정보 복호 수단(1)으로부터의 복호 신호를 입력으로 하여 병렬 변환 신호릍 출력하는 직병렬 변환수단(2); 상기 직병렬 변환 수단(2)으로부터의 병렬 변환 신호를 입력으로 하여 검출신호를 출력하는 프레임 표시 검출수단(3); 상기 프레임 표시 검출 수단(3)으로부터의 검출 신호를 입력으로 하여 게이팅 신호를 출력하는 프레임 표시 검출 신호 표시수단(4); 상기 프레임 표시 검출 신호 표시수단(4)으로부터의 게이팅 신호에 의해 타임슬롯을 발생하는 프레임 타임 슬롯 발생 수단(5); 상기 프레임 표시 검출수단(3)으로부터의 검출 신호와 상기프레임 타임 슬롯 발생수단(5)으로부터의 타임 슬롯 신호를 입력으로 하여 동기신호를 발생하고 상기 선로입력 정보 복호수단(1)으로 복호 제어 신호를 제공하는 프레임 동기수단(6); 상기 프레임 표시 검출수단(3)에서 출력된 슈퍼 프레임 표시 검출 신호를 수신하여 슈퍼 프레임 타임 슬롯 발생기 초기화 신호를 출력하는슈퍼 프레임 표시 검출 신호 제어수단(7); 상기 슈퍼 프레임 표시 검출 신호 제어 수단(7)에 연결되어 입력되는슈퍼 프레임 검출 표시 신호에 의하여 동작 조건이 초기화되어 입력되는 프레임에 동기된 슈퍼 프레임의 타임슬롯 신호를 생성하여 상기 슈퍼 프레임 표시 검출수단(7)으로 제공하는 슈퍼 프레임 타임 슬롯 발생 수단(8); 및 상기 프레임 표시 검출수단(3)에 연결되어 상기 슈퍼 프레임 타임 슬롯 발생 수단(8)에서 출력되는 슈퍼프레임 타임 슬롯 신호와 슈퍼 프레임 검출신호를 입력으로 하여 선로 극성 반전 여부와 슈퍼 프레임 동기상태를 결정하는 선로 극성 검출 및 슈퍼 프레임 동기 단(9)를 구비하는 것을 특징으로 하는 종합정보통신망의 사용자-망 접속 선로 극성 검출기.Line input information decoding means (1) for outputting a decoded signal by inputting line input information: Serial and parallel conversion means (2) for outputting a parallel conversion signal by inputting a decoded signal from the line input information decoding means (1). ); Frame display detection means (3) for outputting a detection signal by inputting a parallel conversion signal from said serial-to-parallel conversion means (2); Frame display detection signal display means (4) for outputting a gating signal by inputting the detection signal from the frame display detection means (3); Frame time slot generation means (5) for generating a time slot by a gating signal from said frame display detection signal display means (4); A synchronization signal is generated by inputting a detection signal from the frame display detecting means 3 and a time slot signal from the frame time slot generating means 5, and a decoding control signal is sent to the line input information decoding means 1. Providing frame synchronizing means (6); Super frame display detection signal control means (7) for receiving a super frame display detection signal output from said frame display detection means (3) and outputting a super frame time slot generator initialization signal; The time frame signal of the super frame synchronized with the input frame is initialized by the super frame detection display signal input and connected to the super frame display detection signal control means 7 to generate the time frame signal of the super frame display detection means ( 7) a super frame time slot generating means (8) for providing; And a super frame time slot signal and a super frame detection signal, which are connected to the frame display detecting means 3 and output from the super frame time slot generating means 8, determine whether the line polarity is inverted and the super frame synchronization state. And a super frame synchronization stage (9). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940032861A 1994-12-05 1994-12-05 Uni line polarity detection method in isdn KR970002775B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032861A KR970002775B1 (en) 1994-12-05 1994-12-05 Uni line polarity detection method in isdn

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032861A KR970002775B1 (en) 1994-12-05 1994-12-05 Uni line polarity detection method in isdn

Publications (2)

Publication Number Publication Date
KR960027672A true KR960027672A (en) 1996-07-22
KR970002775B1 KR970002775B1 (en) 1997-03-10

Family

ID=19400378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032861A KR970002775B1 (en) 1994-12-05 1994-12-05 Uni line polarity detection method in isdn

Country Status (1)

Country Link
KR (1) KR970002775B1 (en)

Also Published As

Publication number Publication date
KR970002775B1 (en) 1997-03-10

Similar Documents

Publication Publication Date Title
KR950029904A (en) Clock signal generation method and apparatus
KR960027672A (en) User-Network Connection Line Polarity Detector of Integrated Information Communication Network
KR910013751A (en) NRZ / CMI (II) Code Inverter
TW371344B (en) Circuit for generating internal column address suitable for burst mode
KR970049270A (en) Interface device for switching between synchronous clock sources
KR960009398A (en) Synchronous Clock Generation Circuit
KR920001924A (en) Field detection circuit
KR950022074A (en) Transient elimination circuit and unnecessary switching prevention circuit during redundant clock switching
KR940027583A (en) Surveillance camera
KR970004925A (en) Synchronous Clock Control Circuit of Digital Exchange
PE103299A1 (en) SYSTEM AND APPARATUS FOR GENERATION AND CONTROL OF THE TIMING SIGNAL
KR100254585B1 (en) Deplus Channel Transmission System from ISD
KR960024998A (en) 64Kb / s Signal Frame Communication
KR970013919A (en) Low speed data frame inverter
KR970023413A (en) Clock Pulse Generator for Asynchronous RAM
KR970024711A (en) Synchronous Control of Digital Voice Signal
KR910007274A (en) Clock selection circuit
KR910021041A (en) Phase synchronous output detection circuit
KR970057898A (en) Decoding time information generator of system encoder
KR950030490A (en) Phase adjustment circuit
KR970064047A (en) Tandem Connection Data Link Processing Unit
KR970056903A (en) External Synchronization Circuit of Video Synchronization Generator
KR920015770A (en) Frame Pattern Detection Circuit of DM Communication System Receiving System
KR920003648A (en) Synchronous Clock Generation Circuit
KR930008649A (en) Synchronous signal detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030226

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee