KR970012749A - 반도체 메모리장치의 서브워드라인 디코더 - Google Patents

반도체 메모리장치의 서브워드라인 디코더 Download PDF

Info

Publication number
KR970012749A
KR970012749A KR1019950028403A KR19950028403A KR970012749A KR 970012749 A KR970012749 A KR 970012749A KR 1019950028403 A KR1019950028403 A KR 1019950028403A KR 19950028403 A KR19950028403 A KR 19950028403A KR 970012749 A KR970012749 A KR 970012749A
Authority
KR
South Korea
Prior art keywords
decoder
transistor
pull
line
output
Prior art date
Application number
KR1019950028403A
Other languages
English (en)
Other versions
KR0164358B1 (ko
Inventor
이규찬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950028403A priority Critical patent/KR0164358B1/ko
Priority to JP8221239A priority patent/JPH09134592A/ja
Priority to US08/706,223 priority patent/US5761135A/en
Publication of KR970012749A publication Critical patent/KR970012749A/ko
Application granted granted Critical
Publication of KR0164358B1 publication Critical patent/KR0164358B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리장치의 서브워드라인 디코더에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 경우 서브워드라인 디코더는 메인워드라인의 쌍으로 존재하므로 칩면적에서 불리할 뿐만 아니라 상기 쌍으로 존재하는 매인 워드라인에서 마이크로브리지가 발생할 확률이 커지게 되었다. 이는 스탠바이전류를 급격하게 증가시키는 요인이 되었다.
3. 발명의 해결방법의 요지
로우어드레스의 일부를 입력하여 소정의 매인워드라인을 선택하기 위한 매인워드 디코더와, 로우어드레스의 다른 일부를 입력하여 소정의 출력가동작을 수행하는 워드드라이버 프리디코더를 구비하는 반도체 메모리장치의 서브워드라인 디코더에 있어서, 소정의 제1전압에 응답하여 상기 매인워드 디코더의 출력을 전달하는 프리차아지 트랜지스터와, 상기 매인워드 디코더의 출력에 응답하여 상기 워드드라이버 프리디코더의 출력신호를 소오스단자로 전달하는 풀업 트랜지스터와, 상기 풀업 트랜지스터의 소오스에 드레인이 연결되고 소오스가 접지전압단자에 연결되며 게이트가 상기 워드드라이버 프리디코더의 반전신호가 접속되는 풀다운 트랜지스터와, 상기 프리디코딩신호에 응답하여 상기 매인워드 디코더의 출력신호를 상기 풀업 트랜지스터의 소오스로 제공하는 구동트랜지스터를 적어도 포함하는 서브워드라인 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리장치의 서브워드라인 디코더를 구비하므로써 상기 문제 및 과제를 해결가능하게 된다.
4. 발명의 중요한 용도
반도체 메모리장치의 수율향상.

Description

반도체 메모리장치의 서브워드라인 디코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 엔모오스 트랜지스터만으로 구성된 종래기술에 의한 서브워드라인 디코더의 회로도.

Claims (4)

  1. 로우어드레스의 일부를 입력하여 소정의 매인워드라인을 선택하기 위한 매인워드 디코더와, 로우어드레스의 다른 일부를 입력하여 소정의 출력동작을 수행하는 워드드라이버 프리디코더를 구비하는 반도체 메모리장치의 서브워드라인 디코더에 있어서, 소정의 제1전압에 응답하여 상기 매인워드 디코더의 출력을 전달하는 프리차아지 트랜지스터와, 상기 매인워드 디코더의 출력에 응답하여 상기 워드드라이버 프리디코더의 출력신호를 소오스단자로 전달하는 풀업 트랜지스터와, 상기 풀업 트랜지스터의 소오스에 드레인이 연결되고 소오스가 접지전압단자에 연결되며 게이트가 상기 워드드라이버 프리디코더의 반전신호가 접속되는 풀다운 트랜지스터와, 상기 프리디코딩신호에 응답하여 상기 매인워드 디코더의 출력신호를 상기 풀업 트랜지스터의 소오스로 제공하는 구동트랜지스터를 적어도 포함하는 서브워드라인 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리장치의 서브워드라인 디코더.
  2. 제1항에 있어서, 상기 소정의 제1전압이 칩내부의 동작전원전압보다 높은 외부전원전압임을 특징으로 하는 반도체 메모리장치의 서브워드라인 디코더.
  3. 제1항에 있어서, 상기 각 트랜지스터들이 모드 엔모오스 트랜지스터로 구성됨을 특징으로 하는 반도체 메모리장치의 서브워드라인 디코더.
  4. 로우어드레스의 일부를 입력하여 소정이 매인워드라인을 선택하기 위한 매인워드 디코더와, 로우어드레스의 다른 일부를 입력하여 소정의 출력동작을 수행하는 워드드라이버 프리디코더를 구비하는 반도체 메모리장치의 서브워드라인 디코더에 있어서, 일단자가 서브워드라인 SWLi와 접속되고 타단자가 접지전압단자에 접속되며 게이트가 프리디코딩된 어드레스선들중 임의의 일출력선 iB에 접속된 풀다운 트랜지스터 Q14와; 일단자가 서브워드라인 SWLi와 접속되고 타단자가 임의의 일출력선에 i에 접속된 풀다운 트랜지스터 Q13와; 일단자가 매인 워드라인 MWL에 접속되고 타단자가 상기 풀업 트랜지스터 Q13의 게이트와 접속되고 게이트에 승압전압단자 VBOOT가 접속된 프리차아지 트랜지스터 Q11와, 일단자가 매인 워드라인 MWL에 접속되고 타단자가 상기 서브워드라인 SWLi과 접속되고 게이트가 일출력선에 i에 접속된 구동 트랜지스터 Q12로 구성되는 서브워드라인 드라이버를 적어도 1개 이상 구비함을 특징으로 하는 반도체 메모리 장치의 서브워드라인 디코더.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950028403A 1995-08-31 1995-08-31 반도체 메모리 장치의 서브워드라인 디코더 KR0164358B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950028403A KR0164358B1 (ko) 1995-08-31 1995-08-31 반도체 메모리 장치의 서브워드라인 디코더
JP8221239A JPH09134592A (ja) 1995-08-31 1996-08-22 半導体メモリ装置のサブワードラインデコーダ及びその半導体メモリ装置
US08/706,223 US5761135A (en) 1995-08-31 1996-09-03 Sub-word line drivers for integrated circuit memory devices and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028403A KR0164358B1 (ko) 1995-08-31 1995-08-31 반도체 메모리 장치의 서브워드라인 디코더

Publications (2)

Publication Number Publication Date
KR970012749A true KR970012749A (ko) 1997-03-29
KR0164358B1 KR0164358B1 (ko) 1999-02-18

Family

ID=19425746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028403A KR0164358B1 (ko) 1995-08-31 1995-08-31 반도체 메모리 장치의 서브워드라인 디코더

Country Status (3)

Country Link
US (1) US5761135A (ko)
JP (1) JPH09134592A (ko)
KR (1) KR0164358B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061134A (ko) * 1997-12-31 1999-07-26 김영환 서브 워드 라인 디코더
KR100390835B1 (ko) * 1999-06-24 2003-07-10 주식회사 하이닉스반도체 반도체메모리소자의 로우어드레스 디코딩 장치
KR100457744B1 (ko) * 1997-12-31 2005-01-17 주식회사 하이닉스반도체 풀다운 노드를 가진 서브 워드 라인 구조

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241364A (ja) * 1997-02-28 1998-09-11 Toshiba Corp Ｄｒａｍ装置及びロジック混載ｌｓｉ
US6034913A (en) * 1997-09-19 2000-03-07 Siemens Microelectronics, Inc. Apparatus and method for high-speed wordline driving with low area overhead
US6055203A (en) * 1997-11-19 2000-04-25 Waferscale Integration Row decoder
KR100257580B1 (ko) * 1997-11-25 2000-06-01 윤종용 반도체 메모리 장치의 번-인 제어 회로
JP2000057766A (ja) * 1998-08-11 2000-02-25 Mitsubishi Electric Corp 昇圧電圧駆動回路およびそれを用いた半導体記憶装置
DE69823659D1 (de) * 1998-09-30 2004-06-09 St Microelectronics Srl Schaltungsanordnung zur hierarchischen Zellendekodierung einer Halbleiterspeicheranordnung
US6026047A (en) * 1998-11-03 2000-02-15 Samsung Electronics Co., Ltd. Integrated circuit memory device with hierarchical work line structure
US6144610A (en) * 1999-04-20 2000-11-07 Winbond Electronics Corporation Distributed circuits to turn off word lines in a memory array
KR100297193B1 (ko) 1999-04-27 2001-10-29 윤종용 리던던트 로우 대체 구조를 가지는 반도체 메모리 장치 및 그것의 로우 구동 방법
DE102004042362B3 (de) * 2004-09-01 2006-03-30 Infineon Technologies Ag Integrierter Halbleiterspeicher mit mindestens einer Wortleitung und Verfahren
KR100630529B1 (ko) * 2004-11-15 2006-09-29 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
KR100700147B1 (ko) * 2005-12-13 2007-03-28 삼성전자주식회사 반도체 메모리 장치의 서브 워드라인 구동회로 및 서브워드라인 구동 방법
EP2005303B1 (en) * 2006-02-09 2012-04-18 Google Inc. Memory circuit system and method
KR100940834B1 (ko) 2008-06-04 2010-02-04 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 회로
WO2010076833A1 (en) * 2008-12-31 2010-07-08 Fabio Pellizzer Word-line driver including pull-up resistor and pull-down transistor
US8811110B2 (en) * 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
TWI640992B (zh) * 2017-06-09 2018-11-11 華邦電子股份有限公司 字元線解碼器電路
CN109036484B (zh) * 2017-06-09 2021-09-07 华邦电子股份有限公司 字元线解码器电路
US10867661B2 (en) * 2019-04-30 2020-12-15 Micron Technology, Inc. Main word line driver circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519593B2 (ja) * 1990-10-24 1996-07-31 三菱電機株式会社 半導体記憶装置
JPH05189996A (ja) * 1991-09-05 1993-07-30 Hitachi Ltd 半導体記憶装置
US5381377A (en) * 1992-10-14 1995-01-10 Sun Microsystems, Inc. Word line driver circuit and method
JP3667787B2 (ja) * 1994-05-11 2005-07-06 株式会社ルネサステクノロジ 半導体記憶装置
KR0121134B1 (ko) * 1994-09-14 1997-11-10 문정환 반도체 메모리장치의 워드라인드라이버
JP2785717B2 (ja) * 1994-09-30 1998-08-13 日本電気株式会社 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061134A (ko) * 1997-12-31 1999-07-26 김영환 서브 워드 라인 디코더
KR100457744B1 (ko) * 1997-12-31 2005-01-17 주식회사 하이닉스반도체 풀다운 노드를 가진 서브 워드 라인 구조
KR100390835B1 (ko) * 1999-06-24 2003-07-10 주식회사 하이닉스반도체 반도체메모리소자의 로우어드레스 디코딩 장치

Also Published As

Publication number Publication date
JPH09134592A (ja) 1997-05-20
KR0164358B1 (ko) 1999-02-18
US5761135A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
KR970012749A (ko) 반도체 메모리장치의 서브워드라인 디코더
JPH07182860A (ja) 半導体メモリ装置のワード線駆動回路
JPH06215567A (ja) 半導体メモリ装置のワード線駆動回路
US5751643A (en) Dynamic memory word line driver
KR970008184A (ko) 반도체 메모리장치의 서브워드라인 드라이버
JPH097374A (ja) 半導体メモリ装置のデータ出力バッファ
KR100532419B1 (ko) 네거티브 전압이 공급되는 반도체 메모리 장치의 메인워드 라인 드라이버 회로
KR100307286B1 (ko) 반도체 메모리 장치의 계층적 워드 라인 구조
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR100220939B1 (ko) 반도체 메모리 장치의 워드라인 구동방법
KR930017021A (ko) 반도체 메모리 장치의 데이타 출력회로
KR970049588A (ko) 메모리의 데이타 고속 억세스장치
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR20000045361A (ko) 워드라인 구동장치
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
US6252808B1 (en) Semiconductor memory device having improved row redundancy scheme and method for curing defective cell
KR100486257B1 (ko) 서브워드라인 구동신호 발생회로 및 방법
KR100390835B1 (ko) 반도체메모리소자의 로우어드레스 디코딩 장치
KR100224789B1 (ko) 고전위 발생 회로
KR960001298B1 (ko) 행 디코더
KR950009235B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR910016006A (ko) Rom 회로
KR970051271A (ko) 부 로오 디코더 회로
KR100318439B1 (ko) 워드라인 억세스 타임을 개선하기 위한 방법 및 그를 위한 반도체 메모리 장치
KR0142973B1 (ko) 반도체 메모리의 전압 부스팅회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee