KR970008184A - 반도체 메모리장치의 서브워드라인 드라이버 - Google Patents

반도체 메모리장치의 서브워드라인 드라이버 Download PDF

Info

Publication number
KR970008184A
KR970008184A KR1019950020914A KR19950020914A KR970008184A KR 970008184 A KR970008184 A KR 970008184A KR 1019950020914 A KR1019950020914 A KR 1019950020914A KR 19950020914 A KR19950020914 A KR 19950020914A KR 970008184 A KR970008184 A KR 970008184A
Authority
KR
South Korea
Prior art keywords
line
pull
subword
control electrode
inverter
Prior art date
Application number
KR1019950020914A
Other languages
English (en)
Other versions
KR0164377B1 (ko
Inventor
황홍선
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950020914A priority Critical patent/KR0164377B1/ko
Priority to EP96111068A priority patent/EP0755057B1/en
Priority to DE69624297T priority patent/DE69624297T2/de
Priority to JP8183712A priority patent/JPH0935475A/ja
Priority to US08/680,389 priority patent/US5808955A/en
Priority to TW085108542A priority patent/TW312016B/zh
Publication of KR970008184A publication Critical patent/KR970008184A/ko
Application granted granted Critical
Publication of KR0164377B1 publication Critical patent/KR0164377B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리장치의 서브워드라인 드라이버에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 경우 서브워드라인 드라이버는 매인워드라인이 쌍으로 존재하므로 칩면적에서 불리할 뿐만 아니라 상기 쌍으로 존재하는 매인워드라인에서 마이크로브리지가 발생할 확률이 커지게 되었다. 이는 스탠바이전류를 급격하게 증가시키는 요인이 되었다.
3. 발명의 해결방법의 요지
로우어드레스의 일부를 입력하여 소정의 매인워드라인을 선택하기 위한 매인워드 디코더와, 로우어드레스의 다른 일부를 입력하여 소정의 출력동작을 수행하는 워드드라이버 프리디코더를 구비하는 반도체 메모리장치의 서브워드라인 드라이버에 있어서, 일단자가 상기 매인워드라인 MWL과 접속되고 타단은 제1서브워드라인 SWLi과 접속되는 제1풀업수단(Q0)과, 일단자가 상기 제1서브워드라인 SWLi과 접속되고 타단이 접지전압 VSS단자와 접속된 제1풀다운수단(Q2)과, 일단자가 상기 프리디코딩된 어드레스선들(i,j,k,l)중 임의의 일 출력선(i)과 접속되고 타단이 상기 제1풀업수단(Q0)의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제1프리차이지수단(Q4)과, 일단자가 상기 매인워드라인 MWL과 접속되고 타단이 제2서브워드라인 SWLk과 접속되는 제2풀업수단(Q6)과, 일단자가 상기 제2서브워드라인 SWLk과 접속되고 타단이 접지전압 VSS단자와 접속된 제2풀다운수단(Q8)과, 일단자가 상기 프리디코딩된 어드레스선들중 임의의 일 출력선(k)과 접속되고 타단이 상기 제2풀업수단의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제2프리차아지수단(Q10)과, 상기 프리디코딩된 어드레스선들중의 임의의 일 출력선 (i)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제1인버터(142)와, 상기 프리디코딩된 어드레스선들중 임의의 다른 일 출력선(k)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제2인버터(144)로 구성되고, 상기 제1인버터의 출력선은 상기 제1풀다운수단의 제어전극과 접속되고 상기 제2인버터의 출력선은 상기 제2풀다운수단의 제어전극과 접속되는 제1서브워드 디코더와, 일단자가 상기 매인워드라인 MWL과 접속되고 타단은 제3서브워드라인SWLj과 접속되는 제3풀업수단(Q20)과, 일단자가 상기 제3서브워드라인 SWLi과 접속되고 타단이 접지전압 VSS단자와 접속된 제3풀다운수단(Q22)과, 일단자가 상기 프리디코딩된 어드레스선들(i,j,k,l) 중 임의의 일 출력선(j)과 접속되고 타단이 상기 제3풀업수단(Q20)의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제3프리차아지수단(Q24)과, 일단자가 상기 매인워드라인 MWL과 접속되고 타단이 제4서브워드라인 SWLl과 접속되는 제4풀업수단(Q26)과, 일단자가 상기 제4서브워드라인 SWLl과 접속되고 타단이 접지전압 VSS단자와 접속된 제4풀다운수단(Q28)과, 일단자가 상기 프리디코딩된 어드레스선들중 임의의 일 출력선(l)과 접속되고 타단이 상기 제4풀업수단의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제4프리차아지수단(Q30)과, 상기 프리디코딩된 어드레스선들중의 임의의 일 출력선(j)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제3인버터(162)와, 상기 프리디코딩된 어드레스선들중 임의의 다른 일 출력선(l)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제4인버터(164)로 구성되고, 상기 제3인버터의 출력선은 상기 제3풀다운수단의 제어전극과 접속되고 상기 제4인버터의 출력선은 상기 제4풀다운수단의 제어전극과 접속되는 제2서브워드 디코더로 구성된 단위 서브워드라인 드라이버들이 복수개로 이루어짐을 특징으로 하는 반도체 메모리장치의 서브워드라인 드라이버를 사용하므로써 상기의 문제점을 해소하게 된다.
4. 발명의 중요한 용도
반도체 메모리장치의 수율향상

Description

반도체 메모리장치의 서브워드라인 드라이버
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 실시예에 따른 엔모오스 서브워드라인 드라이버의 회로도.

Claims (2)

  1. 로우어드레스의 일부를 입력하여 소정의 매인워드라인을 선택하기 위한 매인워드 디코더와, 로우어드레스의 다른 일부를 입력하여 소정의 출력동작을 수행하는 워드드라이버 프리디코더를 구비하는 반도체 메모리장치의 서브워드라인 드라이버에 있어서, 일단자가 상기 매인워드라인 MWL과 접속되고 타단은 제1서브워드라인 SWLi과 접속되는 제1풀업수단(Q0)과, 일단자가 상기 제1서브워드라인 SWLi과 접속되고 타단이 접지전압 VSS단자와 접속된 제1풀다운수단(Q2)과, 일단자가 상기 프리디코딩된 어드레스선들(i,j,k,l) 중 임의의 일출력선(i)과 접속되고 타단이 상기 제1풀업수단(Q0)의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제1프리차아지수단(Q4)과, 일단자가 상기 매인워드라인 MWL과 접속되고 타단이 제2서브워드라인 SWLk과 접속되는 제2풀업수단(Q6)과, 일단자가 상기 제2서브워드라인 SWLk과 접속되고 타단이 접지전압 VSS단자와 접속된 제2풀다운수단(Q8)과, 일단자가 상기 프리디코딩된 어드레스선들중 임의의 일 출력선(k)과 접속되고 타단이 상기 제2풀업수단의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제2프리차아지수단(Q10)과, 상기 프리디코딩된 어드레스선들중의 임의의 일 출력선(i)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제1인버터(142)와, 상기 프리디코딩된 어드레스선들 중 임의의 다른 일 출력선(k)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제2인버터(144)로 구성되고, 상기 제1인버터의 출력선은 상기 제1풀다운수단의 제어전극과 접속되고 상기 제2인버터의 출력선은 상기 제2풀다운수단의 제어전극과 접속되는 제1서브워드 디코더와, 일단자가 상기 매인워드라인 MWL과 접속되고 타단은 제3서브워드라인 SWLj과 접속되는 제3풀업수단(Q20)과, 일단자가 상기 제3서브워드라인 SWLi과 접속되고 타단이 접지전압 VSS단자와 접속된 제3풀다운수단(Q22)과, 일단자가 상기 프리디코딩된 어드레스선들(i,j,k,l) 중 임의의 일 출력선(j)과 접속되고 타단이 상기 제3풀업수단(Q20)의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제3프리차아지수단(Q24)과, 일단자가 상기 매인워드라인 MWL과 접속되고 타단이 제4서브워드라인 SWLl과 접속되는 제4풀업수단(Q26)과, 일단자가 상기 제4서브워드라인 SWLl과 접속되고 타단이 접지전압 VSS단자와 접속된 제4풀다운수단(Q28)과, 일단자가 상기 프리디코딩된 어드레스선들중 임의의 일 출력선(l)과 접속되고 타단이 상기 제4풀업수단의 제어전극과 접속되고 제어전극이 승압전압(VBOOT)단과 접속된 제4프리차아지수단(Q30)과, 상기 프리디코딩된 어드레스선들중의 임의의 일 출력선(j)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제3인버터(162)와, 상기 프리디코딩된 어드레스선들중 임의의 다른 일 출력선(l)을 입력으로 하여 이와 상보관계의 프리디코딩된 어드레스선을 출력하는 제4인버터(164)로 구성되고, 상기 제3인버터의 출력선은 상기 제3풀다운수단의 제어전극과 접속되고 상기 제4인버터의 출력선은 상기 제4풀다운수단의 제어전극과 접속되는 제2서브워드 디코더로 구성된 단위 서브워드라인 드라이버들이 복수개로 이루어짐을 특징으로 하는 반도체 메모리장치의 서브워드라인 드라이버.
  2. 제1항에 있어서, 상기 승압전압이 칩내부의 동작전원전압보다 높은 외부전원전압임을 특징으로 하는 반도체 메모리장치의 서브워드라인 드라이버.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020914A 1995-07-15 1995-07-15 반도체 메모리장치의 서브워드라인 드라이버 KR0164377B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950020914A KR0164377B1 (ko) 1995-07-15 1995-07-15 반도체 메모리장치의 서브워드라인 드라이버
EP96111068A EP0755057B1 (en) 1995-07-15 1996-07-10 Semiconductor memory device
DE69624297T DE69624297T2 (de) 1995-07-15 1996-07-10 Halbleiterspeicheranordnung
JP8183712A JPH0935475A (ja) 1995-07-15 1996-07-12 半導体メモリ装置のサブワードラインドライバ
US08/680,389 US5808955A (en) 1995-07-15 1996-07-15 Integrated circuit memory devices including sub-word line drivers and related methods
TW085108542A TW312016B (ko) 1995-07-15 1996-07-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020914A KR0164377B1 (ko) 1995-07-15 1995-07-15 반도체 메모리장치의 서브워드라인 드라이버

Publications (2)

Publication Number Publication Date
KR970008184A true KR970008184A (ko) 1997-02-24
KR0164377B1 KR0164377B1 (ko) 1999-02-18

Family

ID=19420734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020914A KR0164377B1 (ko) 1995-07-15 1995-07-15 반도체 메모리장치의 서브워드라인 드라이버

Country Status (6)

Country Link
US (1) US5808955A (ko)
EP (1) EP0755057B1 (ko)
JP (1) JPH0935475A (ko)
KR (1) KR0164377B1 (ko)
DE (1) DE69624297T2 (ko)
TW (1) TW312016B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061134A (ko) * 1997-12-31 1999-07-26 김영환 서브 워드 라인 디코더
KR100328328B1 (ko) * 1997-04-07 2002-04-17 가네꼬 히사시 서브워드라인들을효과적으로리셋할수있는반도체메모리장치
KR100904047B1 (ko) * 2007-08-17 2009-06-23 주식회사 하도에프앤씨 논슬립, 흡음 및 통기성을 가진 매트용 바닥재 및 그 제조방법과, 상기 바닥재를 사용하여 제조된 매트 및 자동차바닥용 매트
KR101011648B1 (ko) * 2008-08-01 2011-01-28 (주) 비앤비 지지력이 보강된 섬유판재

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224667B1 (ko) * 1996-12-10 1999-10-15 윤종용 계층적 입출력라인 구조를 갖는 반도체 메모리장치 및 이의 배치방법
TW405121B (en) * 1996-12-31 2000-09-11 Hyundai Electronics Ind Sub row decoder circuit for semiconductor memory device
US6011746A (en) * 1997-02-06 2000-01-04 Hyundai Electronics America, Inc. Word line driver for semiconductor memories
JP3938803B2 (ja) * 1997-03-31 2007-06-27 株式会社日立製作所 ダイナミック型ｒａｍ
US6191999B1 (en) * 1997-06-20 2001-02-20 Fujitsu Limited Semiconductor memory device with reduced power consumption
JP3478953B2 (ja) * 1997-09-03 2003-12-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
KR100268889B1 (ko) * 1997-10-28 2000-10-16 김영환 반도체 메모리 장치의 워드라인 구동회로
JP2000057766A (ja) * 1998-08-11 2000-02-25 Mitsubishi Electric Corp 昇圧電圧駆動回路およびそれを用いた半導体記憶装置
US6144610A (en) * 1999-04-20 2000-11-07 Winbond Electronics Corporation Distributed circuits to turn off word lines in a memory array
JP2001291832A (ja) * 2000-04-07 2001-10-19 Nec Microsystems Ltd 半導体メモリ装置
DE10038925A1 (de) * 2000-08-09 2002-03-14 Infineon Technologies Ag Elektronische Treiberschaltung für Wortleitungen einer Speichermatrix und Speichervorrichtung
US6347052B1 (en) * 2000-08-31 2002-02-12 Advanced Micro Devices Inc. Word line decoding architecture in a flash memory
JP4354917B2 (ja) 2003-02-27 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100704039B1 (ko) * 2006-01-20 2007-04-04 삼성전자주식회사 디코딩 신호가 워드라인 방향으로 버싱되는 반도체 메모리장치
US20090307891A1 (en) * 2008-06-17 2009-12-17 Ge-Hitachi Nuclear Energy Americas Llc Method and apparatus for remotely inspecting and/or treating welds, pipes, vessels and/or other components used in reactor coolant systems or other process applications
KR102378537B1 (ko) * 2015-11-06 2022-03-25 에스케이하이닉스 주식회사 Gidl 스크린을 위한 워드라인 드라이버, 이를 이용하는 반도체 메모리 장치 및 테스트 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024687B2 (ja) * 1990-06-05 2000-03-21 三菱電機株式会社 半導体記憶装置
JP3093432B2 (ja) * 1992-04-08 2000-10-03 日本電気株式会社 行デコーダ
US5416747A (en) * 1992-07-15 1995-05-16 Kawasaki Steel Corporation Semiconductor memory driven at low voltage
JP2725570B2 (ja) * 1993-11-02 1998-03-11 日本電気株式会社 半導体メモリ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328328B1 (ko) * 1997-04-07 2002-04-17 가네꼬 히사시 서브워드라인들을효과적으로리셋할수있는반도체메모리장치
KR19990061134A (ko) * 1997-12-31 1999-07-26 김영환 서브 워드 라인 디코더
KR100904047B1 (ko) * 2007-08-17 2009-06-23 주식회사 하도에프앤씨 논슬립, 흡음 및 통기성을 가진 매트용 바닥재 및 그 제조방법과, 상기 바닥재를 사용하여 제조된 매트 및 자동차바닥용 매트
KR101011648B1 (ko) * 2008-08-01 2011-01-28 (주) 비앤비 지지력이 보강된 섬유판재

Also Published As

Publication number Publication date
JPH0935475A (ja) 1997-02-07
EP0755057A3 (en) 1998-11-25
TW312016B (ko) 1997-08-01
EP0755057B1 (en) 2002-10-16
DE69624297T2 (de) 2003-09-11
US5808955A (en) 1998-09-15
KR0164377B1 (ko) 1999-02-18
EP0755057A2 (en) 1997-01-22
DE69624297D1 (de) 2002-11-21

Similar Documents

Publication Publication Date Title
KR970008184A (ko) 반도체 메모리장치의 서브워드라인 드라이버
KR970012749A (ko) 반도체 메모리장치의 서브워드라인 디코더
JP3945858B2 (ja) 半導体メモリ装置
US6269031B1 (en) Semiconductor memory device
JPH08190788A (ja) メモリのワードライン駆動回路
US5901094A (en) Circuit for designating an operating mode of a semiconductor memory device
US6229755B1 (en) Wordline driving apparatus in semiconductor memory devices
KR100535814B1 (ko) 서브워드라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 워드라인 제어신호 발생회로, 워드라인 제어신호발생방법, 및 그것을 구비한 반도체 메모리 장치
JP3644868B2 (ja) 活性化された多数本のワード線が順次ディスエーブルされる半導体メモリ装置
JPH1126594A (ja) 半導体素子のリダンダント装置
US4724422A (en) Redundant decoder
US6252808B1 (en) Semiconductor memory device having improved row redundancy scheme and method for curing defective cell
US5896345A (en) Row decoder for a semiconductor memory device
JPH1069796A (ja) 高速試験機能付半導体集積回路
US6337580B2 (en) Semiconductor integrated circuit having transistors for cutting-off subthreshold current
KR100390835B1 (ko) 반도체메모리소자의 로우어드레스 디코딩 장치
KR100213215B1 (ko) 반도체 메모리 장치의 서브 워드라인 드라이버 제어 신호 발생 회로
GB2308703A (en) Word line driver in semiconductor memory device
KR100207532B1 (ko) 반도체 메모리장치의 로우 어드레스 체인회로
KR950009235B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR0145850B1 (ko) 승압레벨 래치회로를 구비한 반도체 메모리 장치
KR100271625B1 (ko) 어드레스 천이 합성회로
KR100334389B1 (ko) 반도체 메모리장치
KR100307638B1 (ko) 반도체 메모리 장치의 칼럼 디코더
KR100301813B1 (ko) 반도체장치의워드라인구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee