KR970004521B1 - 컴퓨터 입출력(i/o)보드 제어장치 - Google Patents

컴퓨터 입출력(i/o)보드 제어장치 Download PDF

Info

Publication number
KR970004521B1
KR970004521B1 KR1019940018745A KR19940018745A KR970004521B1 KR 970004521 B1 KR970004521 B1 KR 970004521B1 KR 1019940018745 A KR1019940018745 A KR 1019940018745A KR 19940018745 A KR19940018745 A KR 19940018745A KR 970004521 B1 KR970004521 B1 KR 970004521B1
Authority
KR
South Korea
Prior art keywords
board
output
input
value
expansion
Prior art date
Application number
KR1019940018745A
Other languages
English (en)
Korean (ko)
Inventor
강효동
Original Assignee
엘지산전 주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지산전 주식회사, 이희종 filed Critical 엘지산전 주식회사
Priority to KR1019940018745A priority Critical patent/KR970004521B1/ko
Priority to TW84107537A priority patent/TW302452B/zh
Priority to JP7191720A priority patent/JP2733753B2/ja
Priority to CN 95108603 priority patent/CN1119298A/zh
Application granted granted Critical
Publication of KR970004521B1 publication Critical patent/KR970004521B1/ko

Links

Landscapes

  • Storage Device Security (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)
KR1019940018745A 1994-07-29 1994-07-29 컴퓨터 입출력(i/o)보드 제어장치 KR970004521B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940018745A KR970004521B1 (ko) 1994-07-29 1994-07-29 컴퓨터 입출력(i/o)보드 제어장치
TW84107537A TW302452B (ja) 1994-07-29 1995-07-20
JP7191720A JP2733753B2 (ja) 1994-07-29 1995-07-27 コンピューター用データの入出力制御回路及び入出力制御方法
CN 95108603 CN1119298A (zh) 1994-07-29 1995-07-27 用于计算机的数据输入/输出控制电路及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018745A KR970004521B1 (ko) 1994-07-29 1994-07-29 컴퓨터 입출력(i/o)보드 제어장치

Publications (1)

Publication Number Publication Date
KR970004521B1 true KR970004521B1 (ko) 1997-03-28

Family

ID=19389416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018745A KR970004521B1 (ko) 1994-07-29 1994-07-29 컴퓨터 입출력(i/o)보드 제어장치

Country Status (4)

Country Link
JP (1) JP2733753B2 (ja)
KR (1) KR970004521B1 (ja)
CN (1) CN1119298A (ja)
TW (1) TW302452B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487241B1 (ko) * 1997-08-26 2005-08-01 삼성전자주식회사 인쇄회로기판의버전관리방법및장치
CN100385419C (zh) * 2000-03-29 2008-04-30 苏毅 封锁计算机输入/出通信端口的方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126158A (ja) * 1984-07-16 1986-02-05 Nec Corp 情報伝送装置
JPH05303540A (ja) * 1992-04-24 1993-11-16 Fuji Xerox Co Ltd 情報処理装置

Also Published As

Publication number Publication date
CN1119298A (zh) 1996-03-27
TW302452B (ja) 1997-04-11
JPH08180010A (ja) 1996-07-12
JP2733753B2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR890015142A (ko) 다이렉트 메모리 액세스 제어장치
US5784642A (en) System for establishing a transfer mode between system controller and peripheral device
US6000013A (en) Method and apparatus for connecting memory chips to form a cache memory by assigning each chip a unique identification characteristic
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
EP0394935A2 (en) Computer capable of expanding a memory capacity
US4388707A (en) Memory selecting system
KR0181592B1 (ko) 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치
KR0153537B1 (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조
KR950007107B1 (ko) 별도의 마이크로프로세서를 포함하는 컴퓨터장치
KR100198670B1 (ko) 플러그 앤 플레이 시스템의 자동 제어 회로
JPS59231625A (ja) アドレス設定方式
KR200163540Y1 (ko) 정적램 사용권 중재회로
KR100234235B1 (ko) 선택적 메모리 영역보호장치 및 방법
JPH01277946A (ja) ワード長可変記憶装置
KR930004901B1 (ko) 디램을 사용한 컴퓨터 시스템의 메모리 제어장치
KR960011278B1 (ko) 확장 롬 영역내의 플렉서블 어드레스 제어기
KR910004585Y1 (ko) 가변성 어드레스를 가지는 디코딩회로
JPH01246647A (ja) メモリサイクル選択方式
JPH05173876A (ja) 増設メモリボード
KR890001798B1 (ko) 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치
JPH0293841A (ja) メモリ制御方式
KR19990027549A (ko) 컴퓨터 시스템의 포트 어드레스 설정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000131

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee