TW302452B - - Google Patents

Download PDF

Info

Publication number
TW302452B
TW302452B TW84107537A TW84107537A TW302452B TW 302452 B TW302452 B TW 302452B TW 84107537 A TW84107537 A TW 84107537A TW 84107537 A TW84107537 A TW 84107537A TW 302452 B TW302452 B TW 302452B
Authority
TW
Taiwan
Prior art keywords
output
value
board
input
port
Prior art date
Application number
TW84107537A
Other languages
English (en)
Original Assignee
Lg Ind Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Ind Systems Co Ltd filed Critical Lg Ind Systems Co Ltd
Application granted granted Critical
Publication of TW302452B publication Critical patent/TW302452B/zh

Links

Landscapes

  • Storage Device Security (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)

Description

S02432 經濟部中央橾準局負工消費合作杜印製 A7 B7五、發明説明() 本發明有關於一種霉腦用資料輸入/輸出控制電路及 其方法*持別係有關於能有利地增加一擴充輸入/輸出板 之輸入/輸出埠之數目且能更容易地更新一擴充輸入/輸 出板的一種電腦用、進步的資料輸入/輸出控制電路及其 方法。 隨箸個人電腦(於此後稱作〃 PC 〃)之使用的增加, PC之週邊設備的使用亦增加。在該等週邊設備中*作為在 該PC與該等週邊設備之間之一介面之資料輸入/輸出電路 的輸入/輸出板業己廣泛地研發出來。 第1圖顯示一個為一資料輸入/输出控制電路之擴充 輸入/輸出板與一擴充槽和一輸入/輸出裝置之間的連接 關係。如在該圔中所示,一種習知的電腦用資料輸入/輸 出控制電路包括被装設於電腦之母板上,用於擴充該電腦 之功能的一擴充槽10、被連接於該擴充槽10與該輪入/輸 出装置30之間且偽用以輸λ /輸出資料的一擴充輸入/輸 出板20、及被連接至該擴充輸入/輸出板20且偽用以输入 /輸出資料的一輸入/输出裝置30。 在這裡*該擴充輸入/輸出板20包括一個用於將從該 擴充槽10輸出之一輸入/输出埠位址解碼的解碼器21、及 —個在它被該解碼器21之輸出訊號致能之後用於暫時儲存 被施加至它那裡之資料的缓衝器22,及一掴用於輸出從該 缓衝器22輸出之該資料到該输入/輸出裝置30且用於輸入 從該輸入/輸出裝置30輸出之該資料到該缓衝器22的輸入 /輸出埠23。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210乂297公釐) 經濟部中央橾準局員工消费合作社印裝 A7 B7 ___ 五、發明説明€ ) 在這裡,在該上述的習知資料輸入/輸出控制電路中 •該輸入/輸出埠23之一先前設定的位址被輸出到該擴充 槽10因此一中央處理單元(圖中未示)(於此後被稱作" CPU ")能夠存取該擴充輸入/輸出板20。該擴充槽10 憑藉位址端子SA0-SA11輸出從該CPU輸出的該位址。該解 碼器21將該等從該等位址端子SA0-SA11輸出的位址解碼並 且輸出一晶片選擇訊號CS,因此該缓衝器22和該輸入/輸 出埠23被致能。當該緩衝器22和該輸入/輸出埠23由該解 碼器21的該晶片選擇訊號CS致能時,從該擴充槽10之該等 資料端子SD0-SD7輸出的資料透過該缓衝器22和該輸入/ 輸出埠23被轉移到該輸入/輸出装置30或者資料傳输係以 相反於以上所述的順序被執行。 然而,因為對映在電腦之主記億體上之输入/輸出位 址的區域受到限制,倘若使用該習知的擴充輸人/输出板 ,使用输入/輸出装置的數目不能夠超過足夠來覆蓋對映 到該主記億體之輸入/輸出位址之區域的數目。因此*該 輸入/輸出装置之擴充的數目係不利地受限制。 據此,本發明之一目的偽來提供一種電腦用資料輸入 /輸出控制電路及其方法,其克服該等習知之電腦用資料 輸入/輸出控制電路及其方法所遭遇到的問題。 本發明之另一目的傜來提供能有利地增加一擴充输入 /輸出板之輸入/輸出埠之數目且能更容易地更新一鑕充 輸入/輸出板之一種電腦用、進步的資料输入/輸出控制 電路及其方法。 本紙張尺度適用中國國家橾準(CNS > A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .裝. 订 經濟部中央橾準局貝工消费合作杜印製 A7 B7 五、發明説明() 要達到上述目的,本案偽提供一種電腦用資料輸入/ 輸出控制電路,其*在一擴充槽與數鲴輸入/輸出裝置之 間傳輸資料的一擴充輸入/輸出板中,包括一電腦用資料 輸人/輸出控制電路,該電腦用輸入/輸出控制電路包含 :一個包括數痼擴充輸入/輸出板的比較器,該比較器係 用以儲存一個從該擴充槽輸出的板ID值及用以比較該被儲 存的板ID值與一外部設定的板ID值是否相同;一板ID值驗 證單元,當由該板ID值比較器所比較的該等值係相同時, 該板ID值驗證單元用於藉由输出該被儲存的板ID值到該擴 充槽來驗證一對應的擴充輸入/輸出板是否而出現在數個 擴充輸入/輸出板之中;一輸入/輸出埠裔擇單元*當一 對應的擴充輸入/輸出板偽由該板ID值驗證單元驗證時, 該輸入/輸出埠選擇單元利用從該擴充槽輸出的該埠ID值 來在數個輸入/輸出埠之中選擇一想要的埠;及數個由該 輸人/輸出埠選擇單元所選擇的輸入/輸出埠,該等輸入 /輸出埠係用以形成一資料傳輸路徑在該擴充槽與一個在 數値輸入/輸出裝置之中所選擇之一對應的輸入/輸出裝 置之間。 為了逹到以上之目的,本案偽再提供一種電腦用資料 輸入/輸出控制方法,其包括如下之步驟:一板ID值比較 步驟•其儲存該由一CPU透過一擴充槽輸出的板ID值並且 比較該被儲存的板ID值與一外部設定板ID值是否相同;一 板ID值驗證步驟,其當該等值由於該板ID值比較步驟之結 果而偽相同時,藉由透過一擴充槽輸出該被儲存的板ID值 -6 - 本紙張尺度適用中國國家揲準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局貝工消费合作社印装 A7 _ B7___ 五、發明説明() 到一CPU來驗證是否某一擴充輸入/輸出板係出現於數値 擴充输人/輸出板之中;及一輸入/輸出步驟*其當一對 應的擴充輸入/輸出板偽由於該板II)值驗證步驟的结果而 出現時,根據一個透過一擴充槽從該CPU輸出的埠ID值, 籍由在數個輸入/輸出埠之間選擇一想要的埠來形成一資 料傳輸路徑。 第1圖傷被連接至一習知擴充輸入/輸出板之一擴充 槽和一輸入/輸出裝置的方塊圖。 第2圖傜被連接至本發明之一擴充輸入/輸出板之一 擴充槽和一輸入/輸出裝置的方塊圖。 第3圖偽本發明之一擴充輸入/輸出板之蓮作的流程 圖。 第4圖偽本發明之一電腦之資料輸入/输出電路的圖 示。 第2圖顯示在一艏為本發明之一電腦之資料輸入/輸 出控制電路的擴充輸入/輸出板50與一擴充槽40和數値輸 入/輸出裝置7(^-70^之間的連接關偽。如在圖中所示, 本發明之一種電腦用資料輸入/輸出控制電路包括被裝設 於一電腦之母板上且用以擴充該電腦之功能的一擴充槽40 ,被連接在該擴充槽40與該等輸入/輸出裝置7(h-7()n之 間且用以傳輸資料的一擴充輸入/輸出板50,及數個輸入 /輸出裝置7(h-7〇n *毎個輸入/輸出装置70丨-70„被連 接至該擴充輸入/輸出板50且偽用以執行一資料輸入/输 出運作。 本紙伕尺度適用中國國家揉準(CNS ) A4規格(210X 297公釐) -----·---^—^------tr------#1- ί { (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 Βϋ24〇2 五、發明説明() 在這裡,該擴充輸入/輸出板50包括一個用於將從該 擴充槽40之該等位址端子SA0-SA11輸出之該板ID值和一埠 ID值解碼的解碼器51、一個用於暫時儲存該板ID值、該埠 ID值、及在該擴充槽40之該等資料端子SD0-SD7與該擴充 輸入/輸出板50之間之資料的缓衝器52、一値用於將該解 碼器51之該輸出訊號CS3與該擴充槽40之該寫入訊號I0WR 做邐輯MD蓮算的AND閘53、一個用於在它被該AND閘53 致能之後儲存該從該缓衝器52輸出之板ID值的閂54、一艏 • 用於輸出該擴充輸入/輸出板50之該板ID值的板ID設定單 元55、一個用於比較該被儲存於該閂54内之板ID值與該由 該板ID設定單元55所設定之板ID值是苔一樣的比較器56、 一値用於将該解碼器51之該輸出訊號CS3 、該擴充槽40之 該讀取訊號I0RD、與該比較器56之該輸出訊號做邏輯AND 蓮算的AND閘57、一個用於在它被該AND閘57致能之後經 由該缓衝器52輸出該被儲存於該閂54内之板ID值到該擴充 槽40之該等資料端子SD0-SD7的緩衝器58、一個用於將該 解碼器51之該输出訊號CS2和該擴充槽40之該寫入訊號 I0WR做邏輯AND蓮算的AND閘59、一舾在它被該AND閘59 致能之後用於儲存該從該緩衝器52輸出之埠ID值的閂60、 一個用於在它被該解碼器51之該輸出訊號CS1和該比較器 56之該輸出訊號致能之後將該從該閂60輸出之埠ID值解碼 的解碼器61、及數個輸入/輸出埠62(-62^ ,每個該等輸 入/輸出埠62i-62n被連接至該等輸入/輸出装置7(h-7()n ’在該等輸入/輸出裝置7(h-7〇n中,它的埠偽由該解碼 8 - 本紙張尺度適用中國國家樣準(CNS ) Α4规格(210Χ297公釐) ---------「裝— (請先閱讀背面之注意事項再填寫本頁) 訂 Λ 經濟部中央櫺準局員工消费合作杜印製 A 7 B7__五、發明説明() 器61之該等輸出端子CE1-CEN的該輸出訊號來選擇。 本發明之一種電腦用資料輸入/輸出控制方法包括如 下之步驟:一第一步驟,該第一步驟儲存該從該擴充槽40 輸出的板ID值並且比較該被儲存之板ID值和該外部設定板 ID值是否相同;一第二步驟·該第二步驟輸出該被儲存之 板ID值到該擴充槽40如果該兩個值由於該比較的结果係相 同的話;及一第三步驟,該第三步驟將該從該擴充槽40輸 出的埠ID值解碼並且選擇其中一個該等輸入/輸出埠62 i-62„如果該等值由於該比較的結果傜相同的話。 本發明之電腦用資料輸入/輸出控制電路及其方法的 蓮作現在將會配合第2和3圖作說明。 首先•每個板的板ID值和每個輸入/輸出埠的埠ID值 僳先前地被設定因此電腦的CPU存取該擴充輸入/輸出板 50的輸入/輸出埠62^62« 。在以上所述的狀態中,當該 CPU輸出某一擴充輸入/输出板的板ID值到該擴充槽40時 ,該擴充槽40透過該等位址端子SA0-SA11輸出該板ID值到 該解碼器51。該解碼器51將該板ID值解碼並且輸出一高位 準的輸出訊號CS3 ,而且該輸出訊號CS3與一個從該擴充 槽40輸出之高位準的寫入訊號I0WR-起被輸入到該AND閘 53。因此,該AND閘53輸出一高位準的訊號到該閂54,而 該閘54被致能。當該閂54被致能時,從該CPU輸出的該板 ID值透過該擴充槽40的該等資料端子SD0-SD7和該缓衝器 52被傳輸到該閂54。其後,被儲存於該閂54内的該板ID值 被輸入到該比較器56的一輸入端子PA,而且由該板ID設定 (請先Μ讀背面之注意ί項再填寫本頁) -裝 訂 本紙張尺度遑用中國國家橾隼(CNS > Μ规格(210 X 297公釐) 經濟部中央標準局負工消费合作社印装 A7 B7_五、發明説明() 單元55外部設定的該板ID值被輸入到該比較器56的另一輸 入端子PB。該比較器56比較該等各自透過該等輸入端子PA 和PA輸入的板值。由於該比較的結果,如果該等值係相同 的話* 一高位準的訊號係透過該比較器56的一輸出端子( A = B) 被輸出*而如果該等值係不相同的話•一低位準的 訊號被輸出。 其後,該板ID值偽經由一値驗證一輸入/輸出板是否 對應於透過該擴充槽40輸出之板ID值的步驟來由該CPU驗 證。為了那個理由*該解碼器51把該從該擴充槽40輸出的 板ID值解碼並且輸出一高位準的輸出訊號CS3 。其後,該 AND閘57將該解碼器51的該輸出訊號CS3 、該擴充槽40的 該讀取訊號I0RD、及從該比較器56之該等輸出端子A = B輸 出的該等訊號做通輯AND蓮算。因此,該AND閘57輸出一 低位準的訊號如果該比較器56的該輸出訊號係低位準的話 ,那就是,該CPU確認該從該擴充槽40輸出的板ID值和由 該板ID設定箪元55所設定的板ID值係不相同的,因此下一 値步驟不被執行。然而,該CPU確認該等值相同,該AND 閛輸出一高位準的訊號到該缓衝器58,而然後該緩衝器58 被致能。當該缓衝器58被致能時,被儲存於該閂54内的該 板ID值分別經由該等缓衝器58和52被輸出到該擴充槽40的 該等資料端子SD0-SD7 ·且該板ID值被傳輸到該CPU 。同 時,當從該閂54謓取的該板ID值和從該擴充槽40輸出的該 板ID值係相同時,該CPU確認一對鼴的擴充輸入/輸出板 係出現。 -10 - {請先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標車(CNS ) A4规格(2丨0X297公釐) ^024^2_五、發明説明() A7 B7 經濟部中央揉準局男工消费合作杜印製 在驗證該板ID值之出現的步驟中,當驗證到該等板ID 值係相同時,一値輸入/輸出埠選擇步驟被執行。該CPU 輸出該埠ID值到該擴充槽40俾可在該等輸入/輸出埠62 62»之間蓮擇一想要的輸入/輸出埠並且透過該等位址端 子SA0-SA11輸出該埠ID值到該解碼器51。該解碼器51將該 埠ID值解碼並且輸出高位準的訊號CS1和CS2 。其後,該 AND閘59將該輸出訊號CS2和從該擴充槽40輸出之該高位 準的寫入訊號I0WR做邏輯AND蓮箄並且致能該閂60。當該 閂60被致能時,從該擴充槽40之該等資料端子SD0-SD7輸 出的該埠ID值經由該緩衝器52被傳輸到該閂60。其後,該 解碼器61偽由該解碼器51的該輸出訊號CS1和一個從該比 較器56之該等輸出端子A = B輸出之高位準的訊號致能,並 且將該從該閂60輸出的埠ID值解碼。因此,因為該解碼器 61根據由解碼該埠I1M直而獲得的值來在該等輸出端子CE1-CEN之間打開一對應的端子,在該等輸入/輸出埠62:-62„之中之該對應的輸入/輸出埠被致能。 當該對應的輸入/輸出埠被選擇時,一資料傳輸路徑 僳形成在該缓衝器52與該被選擇的輸入/輸出埠之間,所 以該資料係從該擴充槽40傳輸到該被選擇的埠或者經由該 路徑到外部地連接的輸入/輸出裝置,或者該資料以該上 述路徑的相反方向被傳輸。 同時,倘若數個擴充輸入/輸出板50係適合的話,如 在第4画中所示,數個擴充輸入/輸出板50 t-50 „能夠被 連接到數個擴充槽4(h-40n 。於此時,電腦的CPU輸出一 -11 - 本紙張尺度適用中國國家標隼(CNS > A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作杜印装 A7 B7五、發明説明() 板ID值並且在數個擴充輸入/輸出板5(h-5()n之中選擇一 個擴充輸入/輸出板’並且在數個輸入/輸出埠之中選擇 一對應的輸入/輸出埠。 如以上所述*本發明之一種電腦用資料輸入/輸出控 制電路及其方法傜指向於在一 ID值被交給毎傾該等擴充輸 入/輸出板及輸入/輸出埠之後藉由解碼該等ID值來選擇 —對應的擴充輸入/輸出板和輸入/輸出埠,因此一輸入 /輸出埠的擴充偽有可能在一擴充輸人/輸出板處。此夕卜 ,一擴充輸入/輸出板在沒有擴充限制下的擴充能夠偽可 能的。 元件標號對照表 (請先閲讀背面之注意事項再填寫本頁) .裝. 10 擴充槽 20 攢充輸入/輸出板 30 輸入/輸出裝置 21 解碼器 22 缓衝器 23 輸入/輸出埠 SA0- SA11 位址端子 CS 晶片選擇訊號 SD0- SD7 資料端子 50 擴充輸入/輸出板 40 擴充槽 70ι - 70η 輸入/輸出裝置 51 解碼器 52 缓衝器 53 AND閘 CS3 輸出訊號 I0WR 寫入訊號 54 閂 55 板ID選擇單元 56 比較器 -12 - 訂 泉 本紙張尺度遑用中國國家橾丰(CNS ) ΜΛ#· ( 210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 立、發明説明() 57 AND閘 I0RD 讀取訊號 58 缓衝器 59 AND閘 60 閂 61 解碼器 CS1 輸出訊號 CS2 訊號 62t - CE1- 62η 輸入/輸出埠 CEN 輸出端子 PA 輸入端子 PB 輸入端子 50ι - 40ι - 50„ 擴充輸入/輸出板 40„ 擴充槽 A = B 端子 -13 - (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 泉 本紙張尺度逡用中國國家橾準(CNS ) A4规格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局貝工消费合作社印製 A8 B8 C8 D8六、申請專利範圍 1. 在一擴充槽與數値输入/輸出裝置之間傳輸資料的一擴 充輸入/輸出板中•一電腦用資料輸入/輸出控制電路 ,包含: 一餾包括數傾該等輸入/輸出板的比較器,該比較 器用以儲存一値從該擴充槽輸出的板ID值及用以比較該 被儲存的板ID值與一外部設定板ID值是否相同; 一個用於當該等由該板ID值比較器比較的值傜相同 時藉由輸出該被儲存之板ID值到該擴充槽來驗證一對應 的擴充輸入/輸出板是荅出現在該等擴充輸入/輸出板 之中的板ID值驗證單元; 一個用於當一對應的擴充輸入/輸出板係由該板ID 值驗證單元驗證時利用該從詼擴充槽輸出的埠ID值來在 數個輸入/輸出埠之中選擇一想要之埠的輸入/輸出埠 選擇單元;及 數個由該輸入/輸出埠選擇單元所選擇的輸入/輸 出埠,該等輸入/輸出埠傜用以形成一資料傅輸路徑在 一擴充槽與在該等輸入/輸出装置之中選擇之一對應的 輸入/輸出裝置之間。 2. 如申請專利範圍第1項所述的電路,其中該板ID值比較 器包括一個用於將該從一擴充槽之該位址端子輸出之板 ID值解碼的解碼器; 一個用於將一個藉由解碼一板ID值而由該解碼器輸 出的訊號與一個從一擴充槽輸出的寫人訊號做邏輯AND 蓮算的AND閘; -14 ~ 本紙張尺度逋用中國國家標丰(CNS ) A4规格(210X297公釐) 經濟部中央標率局負工消费合作社印裝 AS B8 C8 D8 六、申請專利範圍 —値用於在它被該將該被解碼之板ID值和一寫入訊 號做邏輯AHD運算之AND閘的输出訊號致能之後儲存該 從該擴充槽之該等資料端子輸出之板ID值的閂; —値用於外部地設定一板ID值的板ID值設定單元; 及 一個用於將該從該閂輸出的板ID值與該由該板ID值 設定單元設定的板ID值做比較的比較器。 3. 如申請專利範圍第2項所述的電路,其中該板ID值驗證 單元包括一個用於將該解碼器之該輸出訊號、從該擴充 槽輸出的該謓取訊號、及從該比較器輸出的該訊號做邏 輯AND運箄的AND閘;及一値用於在它被該AND閘之該 输出訊號致能之後暫時儲存該被儲存於該閂内之該板ID 值的缓衝器。 4. 如申請專利範圍第2項所述的電路,其中該輸入/輸出 埠選擇單元包活: 一餾用於將從該擴充槽之該位址端子輸出之該埠ID 值解碼的解碼器; 一値用於將藉由解碼該埠ID值而由該解碼器輸出的 訊號與該從該擴充槽輸出的寫入訊號做邏輯AND蓮算的 刪閘; 一個用於在它被該將該被解碼之埠ID值與一寫入訊 號做邏輯AND蓮算之AND閘的輸出訊號致能之後儲存該 從該擴充槽之該資料端子輸出的埠ID值的閂;及 一傾用於在它被該將該埠ID值和該比較器之輸出訊 两15 - 本紙張尺度逋用中國國家櫺準(CNS ) A4洗格(210 X 297公釐) 裝— I n ^ n n n n ϋ n ^ (請先閱讀背面之注意事項i4寫本瓦) ( 經濟部中央梯率局負工消費合作社印製 A8 B8 C8 D8 六、申請專利旄圍 號解碼之解碼器的該輸出訊號致能之後將該從該閂輸出 之埠ID值解碼的解碼器。 5. —種電腦用資料輸入/輸出控制方法,包含如下之步驟 一板ID值比較步驟,其儲存該透過一擴充槽由一 CPU輸出的板ID值並且比較該被儲存之板ID值與一外部 設定板ID值是否相同; 一板ID值驗證步驟,其當該等值由於該板ID值比較 步驟的結果而係相同時藉由經由一擴充槽輸出該被儲存 之板ID值到一 CPU來驗證某一擴充输入/輸出板是否出 現於數値擴充輸入/輸出板之中;及 —輸入/輸出選擇步驟,其藉由當一對應的擴充輸 入/輸出板傜由於該板ID值驗證步驟之結果而俗出現時 *根據一値透過一擴充槽從該CPU輸出的埠ID值在數個 輸入/輸出埠之中選擇一想要的埠來形成一資料傳輸路 徑。 6. 如申請專利範圍第5項所述的方法,其中該板ID值比較 步驟包括一板ID值解碼步驟,其將該透過一擴充槽之該 位址端子由該CPU輸出的板ID值解碼; 一板ID值儲存步驟,其儲存該從該擴充槽之該資料 端子輸出作為該被解碼之訊號的板ID值及儲存該透過該 擴充槽由該CPU輸出的寫入訊號;及 一比較步驟,其比較該被儲存之板ID值與一外部設 定板ID值是否相同並且輸出該經過比較的结果到該板ID -16 - 本紙張尺度逋用中國國家橾隼(CMS > A4規格(210X297公釐) ---------裝-- ( (請先閲讀背面之注意事項再填寫本頁) 訂 :線
    經濟部中央標準局員工消费合作杜印製 、申請專利龛圍 值驗證步驟和該輸入埠選擇步驟。 7. 如申請專利範圔第6項所述的方法,其中該板ID值驗證 步驟係指向於輸出該被儲存於該板ID值儲存步驟中的板 ID值作為該由該板ID值解碼步驟所解碼的訊號,該從該 比較步驟輸出的訊號,及該從該擴充槽輸出的讀取訊號 被施加至它那裡。 8. 如申請專利範圍第6項所述的方法,其中該輸入/輸出 埠選擇步驟包括: 一傾埠ID值解碼步驟,其當一擴充輸入/輸出埠偽 出現於該板ID值驗證步驟時*將該透過該擴充槽之該位 址端子由該CPU輸出的埠ID值解碼; 一埠ID值儲存步驟,其儲存該透過該擴充槽之該資 料端子由該CPU輸出作為該被解碼之埠ID值的埠ID值且 該透過該擴充槽由該CPU輸出的寫入訊號被施加至它那 裡;及 一輸入/輸出選擇步驟,其藉由解碼該被儲存於該 埠ID值儲存步驟内作為該於該埠ID值解碼步驟處被解碼 之訊號的埠ID值來選擇一對應的輸入/輸出埠且該在該 比較步驟輸出的訊號被輸入到它那裡。 -17 - 本紙張尺度逋用中國鬮家棣準(CNS > A4规格(210X297公釐} (請先M讀背面之注意事項*·填寫本頁) .裝_ S1T 線
TW84107537A 1994-07-29 1995-07-20 TW302452B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018745A KR970004521B1 (ko) 1994-07-29 1994-07-29 컴퓨터 입출력(i/o)보드 제어장치

Publications (1)

Publication Number Publication Date
TW302452B true TW302452B (zh) 1997-04-11

Family

ID=19389416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW84107537A TW302452B (zh) 1994-07-29 1995-07-20

Country Status (4)

Country Link
JP (1) JP2733753B2 (zh)
KR (1) KR970004521B1 (zh)
CN (1) CN1119298A (zh)
TW (1) TW302452B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487241B1 (ko) * 1997-08-26 2005-08-01 삼성전자주식회사 인쇄회로기판의버전관리방법및장치
CN100385419C (zh) * 2000-03-29 2008-04-30 苏毅 封锁计算机输入/出通信端口的方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126158A (ja) * 1984-07-16 1986-02-05 Nec Corp 情報伝送装置
JPH05303540A (ja) * 1992-04-24 1993-11-16 Fuji Xerox Co Ltd 情報処理装置

Also Published As

Publication number Publication date
CN1119298A (zh) 1996-03-27
KR970004521B1 (ko) 1997-03-28
JPH08180010A (ja) 1996-07-12
JP2733753B2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100290597B1 (ko) 이중 버퍼링을 지원하는 유니버설 시리얼 버스 종단점 파이프의 실시장치 및 실시방법
US20040255225A1 (en) Control circuit for error checking and correction and memory controller
CN108091355B (zh) 数据反相电路
JPS595936B2 (ja) 多重モ−ド記憶装置
US3887901A (en) Longitudinal parity generator for mainframe memories
US5968156A (en) Programmable peripheral component interconnect (PCI) bridge for interfacing a PCI bus and a local bus having reconstructable interface logic circuit therein
TW302452B (zh)
US7363565B2 (en) Method of testing apparatus having master logic unit and slave logic unit
US20070171150A1 (en) Burning apparatus
US20010021944A1 (en) Distributed memory type parallel computer and write data transfer end confirming method thereof
JP4431768B2 (ja) 携帯型電子装置、読み出し方法及び書き込み方法
TW552507B (en) Bridge device
JP4589768B2 (ja) 情報処理装置
US6175518B1 (en) Remote register hierarchy accessible using a serial data line
JPH0715670B2 (ja) デ−タ処理装置
JPH10198524A (ja) ハードディスク制御装置
JPH06214890A (ja) 計算機
JPH113274A (ja) メモリアクセス制御方式
KR0179760B1 (ko) 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로
JP3473746B2 (ja) データ送受信回路
CA1299293C (en) Address transform method and apparatus for transferring addresses
JP3299147B2 (ja) キャッシュ制御回路
KR19980037407A (ko) 디스크 공유 병렬 데이타베이스 시스템에서의 이중면 비휘발성 메모리의 구조 및 이를 이용한 회복 방법
JP3097083B2 (ja) データ処理装置
JP4206524B2 (ja) プリンタ制御装置