JPH05303540A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 親基板に対する子基板の実装有無を少ない信
号線を用いて判断できるようにする。 【構成】 親基板１および子基板２にＵＡＲＴ４，１２
を設け、各基板のＲＯＭ９，１４には子基板の種類を示
す識別情報を設定しておく。この識別情報を認識コマン
ドとして親基板１から送出する。認識コマンドを受信し
た子基板２は自己の種類を示す識別情報を親基板に返
す。親基板１では、送出したに認識コマンドと受信した
識別情報との一致をチェックし、子基板の実装有無を検
知する。なお、子基板２において認識コマンドと自己の
識別情報を比較し、両者が一致した場合のみ、自己の識
別情報を送出するようにすることもできる。上記識別情
報の伝送はシリアルで行えるので、信号線の数を少なく
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に関するも
のであり、特に、ＣＰＵを有する親基板と、この親基板
に対して着脱自在な子基板とから構成される情報処理装
置において、前記子基板の実装の有無を判別できる手段
を有する情報処理装置に関する。

【０００２】

【従来の技術】ＣＰＵを搭載した親基板と、この親基板
に対して着脱自在な子基板とから構成される情報処理装
置において、前記子基板が実装されているか否かを検知
できる手段を備えた装置がいくつか提案されている。

【０００３】まず、特開平２−１９３２１７号公報に記
載された画像記録装置（従来装置１）では、ＣＰＵのメ
モリの一部が子基板に設けられ、このメモリには子基板
の種類を示す情報が格納されている。親基板のＣＰＵは
前記メモリを制御して子基板のメモリ内容を読取り、そ
の結果によって子基板の実装有無および実装されている
子基板の種類を判断するようにしている。この画像記録
装置ではまた、子基板内で信号線を接地すると共に、親
基板には、前記信号線に対応する信号線をプルアップし
たＩ／Ｏポートを設け、親基板のＣＰＵは前記Ｉ／Ｏポ
ートを通して前記信号線を監視することにより、子基板
の種類および実装の有無を判断するようにしている。

【０００４】また、特開昭６０−２０３０５４号公報に
は、３ステート入出力ポートの出力ゲートがハイインピ
ーダンスか否かによって被制御基板すなわち子基板が実
装されているか否かを検出する装置（従来装置２）が記
載されている。

【０００５】

【発明が解決しようとする課題】上記の従来装置では次
のような問題点があった。上記の従来装置１では、子基
板に設けられたメモリと親基板のＣＰＵ間でデータ通信
を行うためのバスが必要になるという問題点があるほ
か、子基板を接続するスロットが単一の場合しか考慮さ
れておらず、複数のどのスロットにどの種類の子基板が
実装されているかを検知することはできないという問題
点があった。

【０００６】また、従来装置２では、親基板および子基
板間の接続部分に子基板の枚数分の専用線が必要となる
という問題点があった。

【０００７】本発明の目的は、上記の問題点を解消し、
実装される子基板の枚数が多い場合でも、少ない本数の
信号線によるデータ授受で子基板の実装有無を判断でき
る情報処理装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の課題を解決し、目
的を達成するための本発明は、子基板の種類を示す認識
コマンドを子基板に送出する手段と、前記認識コマンド
に応答して子基板から送出される識別子を検出して子基
板の実装有無を判断する手段とを親基板側に設け、子基
板側には親基板から送出された認識コマンドを検出して
自己の識別子を親基板に送出する手段とを設けると共
に、前記認識コマンドおよび識別子の送受信のためのシ
リアルインタフェースを親基板および子基板の双方に設
けた点に第１の特徴がある。

【０００９】また本発明は、子基板を接続するためのス
ロットの予定ビットにスロット識別情報を設定する手段
と、スロットに対応したスロット識別コマンドを子基板
に送出する手段と、前記スロット識別コマンドに応答し
て子基板から送出される識別子を検出して子基板の実装
有無を判断する手段とを親基板側に設け、子基板側には
自己が接続されたスロットのスロット識別情報を読取っ
て記憶する手段と、自己の種類を示す識別子と、親基板
から送出されたスロット識別コマンドと記憶した前記ス
ロット識別情報との一致を検出する手段と、前記スロッ
ト識別コマンドおよびスロット識別情報が一致していた
場合に自己の識別子を親基板に送出する手段とを設ける
と共に、前記認識コマンドおよび識別子の送受信のため
のシリアルインタフェースを親基板および子基板の双方
に設けた点に第２の特徴がある。

【００１０】

【作用】上記の特徴を有する本発明によれば、親基板お
よび子基板に設けられたシリアルインタフェース間を接
続する１対の送受信号線によって、識別子、認識コマン
ド、スロット識別情報、スロット識別コマンドなどの情
報を伝送できる。したがって、スロットが多数設けられ
ている場合であっても、この１対の信号線のみで子基板
実装有無を検知することができる。

【００１１】また、第２の特徴を有する本発明では、各
スロット毎に子基板の実装有無および実装されている子
基板の種類を検知することができる。

【００１２】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明の第１実施例であり、親基板および
この親基板に接続される子基板の回路図である。同図に
おいて、親基板１は、子基板２との接続のためのスロッ
ト３を有している。このスロット３の予定ビットは、送
信信号線５および受信信号線６を介してシリアルインタ
フェースとしてのＵＡＲＴ４に接続されている。該送信
信号線５および受信信号線６は電源にプルアップされて
いる。ＵＡＲＴ４はバス７を介してＣＰＵ８，ＲＯＭ
９，ＲＡＭ１０と接続される。

【００１３】同様に、子基板２にも、ＵＡＲＴ１２が設
けられ、ＵＡＲＴ１２はバス１６を介してＣＰＵ１３，
ＲＯＭ１４，ＲＡＭ１５と接続される。また、前記コネ
クタ１１の、前記送信信号線５および受信信号線６に対
応するビットは受信信号線１８および送信信号線１９に
よってＵＡＲＴ１２と結合されている。なお、ＵＡＲＴ
１２からの出力はオープンコレクタ接合１７によってコ
ネクタ１１に接続されている。

【００１４】親基板１のＲＯＭ９には子基板２の種類を
示す認識コマンドが記憶され、子基板２のＲＯＭ１４に
は自己の種類を示す識別子が格納されている。この認識
コマンドおよび識別子は例えば８ビットのデータによっ
て表わされる。

【００１５】上記の構成による本実施例の動作を図２，
図３のフローチャートを参照して説明する。まず、図２
によって親基板１の動作を説明する。同図において、ス
テップＳ１ではＣＰＵ８を初期化する。ステップＳ２で
はＲＯＭ９から認識コマンドを読出し、ＵＡＲＴ４の送
出バッファにセットする。ステップＳ３ではＵＡＲＴ４
から前記認識コマンドを送出する。なお、この際、スタ
ートコマンドやエンドコマンドならびにスタートビッ
ト、パリティビット、ストップビット等が所定のフォー
マットで送出されるのはもちろんである。

【００１６】ステップＳ４では子基板２からのデータを
受信したか否かを判断する。この判断が肯定の場合はス
テップＳ５に進み、受信データをパラレルデータに変換
してＣＰＵ８へ転送する。

【００１７】ステップＳ６では、前記受信データと前記
認識コマンドとの一致を比較する。ステップＳ６の判断
が肯定の場合はステップＳ７に進み、実装有りを記憶す
るためフラグに“１”をセットする。またステップＳ６
の判断が否定の場合はステップＳ８に進み、実装無しを
記憶するためフラグに“０”をセットする。このフラグ
の状態に基づいて表示を行ったり警報を発したりするな
どの処置を行えばよい。

【００１８】また、前記ステップＳ４の判断が否定の場
合は、ステップＳ９に進み、予定時間を超過したか否か
判断する。予定時間を超過するまではステップＳ４の判
断を行い、予定時間内にデータが受信されなければステ
ップＳ９の判断が肯定となってステップＳ８に進む。

【００１９】続いて、図３を参照して子基板の動作を説
明する。同図において、ステップＳ１０ではＣＰＵ１３
を初期化する。ステップＳ１１では、親基板１から認識
コマンドを受信したか否かを判断する。認識コマンドが
検出された場合は、ステップＳ１２に進んで自己の識別
子をＵＡＲＴ１２の送出バッファにセットする。ステッ
プＳ１３ではＵＡＲＴ１２から前記識別子を送出する。

【００２０】このように、子基板２では、認識コマンド
を検出したならば自己の基板種類を示す識別子を親基板
１に送出し、親基板１はこの識別子が認識コマンドと一
致していたならば予定の子基板が実装されていると判断
し、その結果を記憶するようにしている。

【００２１】なお、図２，３に示した処理に代えて、次
のように処理をしてもよい。すなわち、子基板２におい
て、親基板１から受信した認識コマンドと自己の識別子
との一致をチェックし、両者が一致した場合に親基板１
に対して識別子を送出するようにする。両者が一致しな
い場合は識別子を送出しない。この場合には、親基板１
における受信データと認識コマンドとを比較するための
処理（前記ステップＳ６）は不要であり、単にデータの
受信があったか否かによって子基板２の実装有無を検知
できる。

【００２２】さらに、親基板１に接続される子基板２の
種類が多い場合に、どの種類の子基板が実装されている
かを検知するには、親基板１に予定されているすべての
種類の子基板に対応する認識コマンドを記憶しておき、
この認識コマンドと受信データとを順に比較してその一
致をチェックすればよい。

【００２３】また、子基板２において、受信した認識コ
マンドと識別子との一致をチェックするようにした場合
は、親基板１から複数の認識コマンドを順に送出するよ
うにする。

【００２４】次に、第２実施例について説明する。この
第２実施例では、親基板に対し、種類が互いに異なる複
数の子基板が接続される場合を考える。

【００２５】図４は、第２実施例を示す親基板および複
数のスロットが設けられた中継基板の回路図であり、図
１と同符号は同一または同等部分を示す。同図におい
て、中継基板２０は複数のスロット＃１，＃２，＃３を
有し、これらのスロット＃１〜＃３には図１に示したの
と同一の構成をとる子基板２がそれぞれ接続される。子
基板２は図１と同一の構成をとるため、図示は省略して
ある。前記スロット＃１〜＃３の予定ビットは、信号線
５，６により、親基板１のスロットを介してＵＡＲＴ４
のデータ送出端子および受信端子に接続される。

【００２６】上記の構成によって、親基板１は第１実施
例と同様、認識コマンドを送出し、それに応答して子基
板２から送出された識別子を検出し、子基板２の有無を
判断する。この第２実施例においては、親基板１は子基
板２の種類を示すすべての識別コマンドを順に送出す
る。そして、子基板２では、この識別コマンドと自己の
識別子との一致をチェックし、両者が一致した子基板２
から親基板１に対して識別子が送出される。

【００２７】このように第２実施例では、スロット＃１
〜＃３に実装されている子基板の種類を認識できる。な
お、この実施例では各スロット＃１〜＃３にはそれぞれ
互いに異なる種類の子基板２が接続されることを前提と
している。

【００２８】続いて、本発明の第３実施例を説明する。
ここでは、複数のスロットのどれに、どのような種類の
子基板が実装されているかを検知できるようにした。図
５は、第３実施例を示す親基板および複数のスロットが
設けられた中継基板ならびに子基板の回路図であり、図
４と同符号は同一または同等部分を示す。

【００２９】同図において、中継基板２０に設けられた
スロット＃１〜＃３の２つの予定ビットをグランドまた
は電源に接続することによって、各スロットを特定する
スロット識別情報（スロットアドレス）をセットしてい
る。すなわち、スロット＃１のスロットアドレスとして
は“００”、スロット＃２のスロットアドレスとしては
“０１”、スロット＃３のスロットアドレスとしては
“１０”をそれぞれ設定している。そして、親基板１の
ＲＯＭ９には、前記スロットアドレスが記憶されてい
る。

【００３０】一方、子基板２においては、前記スロット
アドレスが設定されたビットに対応するコネクタ１１の
ビットにスロットアドレス認識回路２１が接続されてい
る。

【００３１】このように構成された第３実施例の動作を
図６のフローチャートを参照して説明する。図６におい
て、ステップＳ２０では、親基板１のＣＰＵ８を初期化
する。ステップＳ２１では記憶されているスロットアド
レスの１つをＲＯＭ９から読出し、ＵＡＲＴ４の送出バ
ッファにセットする。ステップＳ２２ではＵＡＲＴ４か
ら前記スロットアドレスを送出する。

【００３２】ステップＳ２３では、子基板２からのデー
タを受信したか否かを判断する。この判断が肯定の場合
はステップＳ２４に進み、受信データをパラレルデータ
に変換してＣＰＵ８へ転送する。

【００３３】ステップＳ２５では、前記受信データが、
ＲＯＭ９に記憶されている子基板の種類毎の識別子のど
れに一致しているかを検出する。受信データと識別子と
の一致を検出したならばステップＳ２６に進み、該識別
子を有する子基板が実装されていることをＲＡＭ１０内
の所定の記憶領域にスロット番号（＃１〜＃３）に対応
させて格納する。

【００３４】ステップＳ２７では、記憶されているすべ
てのスロットアドレスを送出したか否かを判断する。こ
の判断が肯定の場合は処理を終了する。一方、この判断
が否定の場合は、スロットアドレスを読出すためのアド
レスカウンタを更新してステップＳ２１に戻る。

【００３５】なお、ステップＳ２３の判断が否定の場合
は、ステップＳ２８に進んで予定の待機時間が経過した
か否かを判断する。待機時間が経過したにもかかわらず
受信データが検知されない場合は、ステップＳ２９に進
み、子基板の実装無しを該当スロット番号に対応させて
記憶する。

【００３６】次に、子基板２側の動作を図７のフローチ
ャートを参照して説明する。図７において、ステップＳ
３０ではＣＰＵ１３を初期化する。ステップＳ３１で
は、自己が接続されているスロットのスロットアドレス
すなわち、スロットに接続された電位を読込む。

【００３７】ステップＳ３２では、親基板１からスロッ
トアドレスを受信したか否かを判断する。スロットアド
レスが検出された場合は、ステップＳ３３に進み、ステ
ップＳ３１で読込んだスロットアドレスと親基板から受
信したスロットアドレスとが一致するか否かを判断す
る。

【００３８】ステップＳ３３の判断が肯定の場合は、自
己の識別子をＵＡＲＴ１２の送出バッファにセットす
る。ステップＳ３４ではＵＡＲＴ１２から前記識別子を
送出する。

【００３９】こうして第３実施例では、親基板１から送
出したスロットアドレスで示されるスロットに接続され
ている子基板２からその識別子が送出される。また、親
基板１から送出したスロットアドレスに該当するスロッ
トに子基板２が接続されていない場合は、子基板２から
識別子が送出されないので、この無応答によって子基板
２が接続されていないことを検知できる。したがって、
親基板１では、各スロットに子基板が接続されているか
否かを検知でき、さらに接続されている場合に、どの種
類の子基板が接続されているかを検知できる。

【００４０】

【発明の効果】以上の説明から明らかなように、本発明
によれば、親基板と子基板に設定されている識別情報の
一致・不一致に基づいて子基板の実装有無および実装さ
れている子基板の種類等を検知できる。特に、子基板を
接続するためのスロットが多い場合にも、各スロット毎
に子基板の実装状態を検知できる。

【００４１】また、前記識別情報は、シリアルインタフ
ェースを介して伝送するようにしているので、少ない信
号線によって子基板の実装状態を判断できる。さらに、
この信号線の本数は、親基板に接続される子基板の枚数
が多い場合でも２本のみですみ、構成が簡単になる。

【図面の簡単な説明】

【図１】 本発明の第１実施例を示す親基板および子基
板の回路図である。

【図２】 第１実施例の動作を示す親基板側のフローチ
ャートである。

【図３】 第１実施例の動作を示す子基板側のフローチ
ャートである。

【図４】 本発明の第２実施例を示す親基板の回路図で
ある。

【図５】 本発明の第３実施例を示す親基板および子基
板の回路図である。

【図６】 第３実施例の動作を示す親基板側のフローチ
ャートである。

【図７】 第３実施例の動作を示す子基板側のフローチ
ャートである。

【符号の説明】

１…親基板、 ２…子基板、 ３…スロット、 ４，１
２…ＵＡＲＴ、 ５，１９…送信信号線、 ６，１８…
受信信号線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 スロットを介して親基板および子基板が
   接続される情報処理装置において、 子基板の種類を示す認識コマンドを子基板に送出する手
   段と、 前記認識コマンドに応答して子基板から送出される識別
   子を検出して子基板の実装有無を判断する手段とを親基
   板側に設け、 子基板側には、親基板から送出された認識コマンドを検
   出して自己の識別子を親基板に送出する手段を設けると
   共に、 前記認識コマンドおよび識別子の送受信のためのシリア
   ルインタフェースを親基板および子基板の双方に設けた
   ことを特徴とする情報処理装置。
2. 【請求項２】 前記子基板に設けられた自己の識別子を
   親基板に送出する手段は、親基板から受信した認識コマ
   ンドと自己の識別子とが一致した場合に自己の識別子を
   送出するように構成されていることを特徴とする請求項
   １記載の情報処理装置。
3. 【請求項３】 スロットを介して親基板および複数の子
   基板が接続される情報処理装置において、 子基板を接続するためのスロットの予定ビットにスロッ
   ト識別情報を設定する手段と、 スロット識別コマンドを子基板に送出する手段と、 前記スロット識別コマンドに応答して子基板から送出さ
   れる識別子を検出して子基板の実装有無を判断する手段
   とを親基板側に設け、 子基板側には、 自己が接続されたスロットのスロット識別情報を読取っ
   て記憶する手段と、 親基板から送出されたスロット識別コマンドと記憶した
   前記スロット識別情報との一致を検出する手段と、 前記スロット識別コマンドおよびスロット識別情報が一
   致していた場合に自己の識別子を親基板に送出する手段
   とを設けると共に、 前記認識コマンドおよび識別子の送受信のためのシリア
   ルインタフェースを親基板および子基板の双方に設けた
   ことを特徴とする情報処理装置。