JP2706848B2 - 受光素子及びこれを利用した情報機器 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、受光素子及びこれを利用したプリンター、
フアクシミリ、複写機等の情報機器に関する。

＜従来技術＞ 従来の受光素子は、第８図の如く、ホトダイオード
１、増幅回路２及び波形整形回路３から成り、ホトダイ
オード１への入射光の有無によりHighまたはLowの出力
を行なう。

＜発明が解決しようとする課題＞ 近年、受光素子が搭載される情報機器においては、セ
ンサーの増加に伴い、受光素子の使用個数が増加してい
る。

これに対応するため、第８図の構造を有する多数個
（Ｎ個）の受光素子と、１つの制御装置（CPU）４との
間でデータ伝送する場合、第９図に示す様に、個々の受
光素子の出力毎に伝送ラインを設けなければならず、か
えつて機器内の配線が煩雑となり、機器の小型化の妨げ
になつている。

また、CPUとの接続に要するデータラインの本数は、
受光素子の個数分必要であり、常に光検出回路の電源
は、オン状態となり消費電流が多くなつている。

本発明は、上記に鑑み、配線の簡易化、機器の小型化
を促し、かつ消費電流の低減を図り得る受光素子及びこ
れを利用した情報機器の提供を目的とする。

＜課題を解決するための手段＞ （１）本発明請求項１による課題解決手段は、第1,2図
及び第4,5図の如く、受光素子チツプ10と、外部制御装
置16からの１本の伝送ラインに接続され前記受光素子チ
ツプ10からの出力を信号処理する光検出回路11とを一体
化して成り、入射する光信号を検知する部位を複数箇所
有する情報機器に使用される光結合装置であつて、前記
光検出回路11内に識別符号を記憶する記憶手段14と、外
部制御装置16から送られてくる識別符号を認識し、この
識別符号と前記記憶手段14に記憶された自己の識別符号
とが一致しているか否かを判別する判別手段17と、該判
別手段17が自己の識別符号と一致していると判別したと
き、光検出回路11の電源をオンして前記受光素子チツプ
10に入射する光信号を検知したデータを外部制御装置16
に出力する通信手段18とが設けられたものである。

（２）請求項２による課題解決手段は、第３図の如く、
請求項１記載の受光素子が、入射する光信号を検知する
必要がある複数箇所の部位にそれぞれ配設され、これら
受光素子が１本の伝送ラインにて外部制御装置16に接続
されたものである。

（３）請求項３による課題解決手段は、第６図の如く、
受光素子チツプ10と、外部制御装置16または他の受光素
子に接続され前記受光素子チツプ10からの出力を信号処
理する光検出回路11を一体化して成り、入射する光信号
を検知する部位を複数箇所有する情報機器に使用される
光結合装置であつて、前記光検出回路11内に、外部制御
装置16からの制御信号または前段の受光素子からのエン
ド信号が入力されるとスタート信号として受けつけ、光
検出回路11の電源をオンするスタート信号出力回路30
と、光検出回路11が受光素子チツプ10に入射する光信号
の検知したデータを外部制御装置16に出力するデータ出
力回路31と、該データ出力回路31にて検知データを送つ
た後、次段の受光素子へエンド信号を出力すると共に、
光検出回路11の電源をオフするエンド信号出力回路32と
が設けられたものである。

（４）請求項４による課題解決手段は、第７図の如く、
請求項３記載の受光素子が、入射する光信号を検知する
必要がある複数箇所の部位にそれぞれ配設され、これら
受光素子のスタート信号入力回路30の入力端子30aと、
エンド信号出力回路32の出力端子32aとをシリーズ接続
して外部制御装置16に接続され、データ出力回路31の出
力端子31aが共通の１本の伝送ラインにて外部制御装置1
6に接続されたものである。

＜作用＞ 上記請求項１による課題解決手段において、光検出回
路11の判別手段17により、外部制御装置16から送られて
くる識別符号と、記憶手段14に記憶されている自己の識
別符号とが一致しているか否かを判別し、判別手段17が
自己の識別符号と一致していると判別したとき、通信手
段18を介して光検出回路11の電源をオンにして外部制御
装置16に出力を行なう。

したがつて、請求項２のように、外部制御装置16及び
多数個の受光素子間のデータのやりとりを１本の伝送ラ
インで行なうことができる。

また、請求項３において、光検出回路11のスタート信
号入力回路30に、外部制御装置16からの制御信号または
前段の受光素子からのエンド信号が入力されると、この
信号をスタート信号として受けつけ光検出回路11の電源
をオンし、データ出力回路31により検知データを外部制
御装置16に出力した後、エンド信号出力回路32にて次段
の受光素子へエンド信号を出力する。

したがつて、請求項４のように、複数個の受光素子及
び外部制御装置16間のデータのやりとりを２本のライン
で行なうことができる。

また、請求項1,3によると、必要な時以外は、光検知
回路11の電源をオフすることができる。

＜実施例＞ 以下、本発明の実施例を図面に基づいて説明する。

〔請求項１に対する第一実施例〕 第１図は本発明第一実施例に係る受光素子のブロツク
図、第２図は同じくそのフローチヤート、第３図は受光
素子を用いた情報機器のシステム例を示す図である。

本実施例の受光素子は、第１図の如く、受光素子チツ
プ（ホトダイオード）10と、該ホトダイオード10からの
出力を信号処理する光検出回路（信号処理IC）11とから
成る。

そして、光検出回路11は、ホトダイオード10の出力を
増幅する増幅回路12と、該増幅回路12で増幅されたホト
ダイオード10の出力波形を整形する波形整形回路13と、
識別符号（IDナンバー）を記憶する記憶手段であるIDナ
ンバー記憶用外部追記メモリー14と、外部制御装置（CP
U）との通信用インターフエース回路15とから構成され
ている。

前記通信用インターフエス回路15は、制御装置（CP
U）から送られてくるIDナンバーを認識し、このIDナン
バーと、前記追記型メモリー14に記憶された自己のIDナ
ンバーとが一致しているか否かを判別する判別手段17
と、該判別手段17が自己のIDナンバーと一致していると
判別したとき、光検出回路11の電源をオンして受光素子
チツプ10に入射する光信号を検知したデータを外部CPU
に出力する通信手段18とを有している。

なお、ホトダイオード10、増幅回路12、波形整形回路
13、追記型メモリー14および通信用インターフエース回
路15は、１チツプ化されている。

ここで、第２図に示したフローチヤートに従い上記受
光素子の動作を説明する。

まず、外部CPUから送られてくる制御信号を取り組
み、外部CPUから送られたIDナンバーが記憶手段である
追記型メモリー14に記憶された自分のIDナンバーと一致
するかどうかインターフエース回路15の判別手段17にて
判断する。

このとき、一致しない場合は待期状態とする。

一方、一致した場合は、光検出回路11、すなわち増幅
回路12、波形整形回路13の電源をオンにする。そうする
と、光検出回路11は、ホトダイオード10に入射する光信
号を検出し、増幅回路12、波形整形回路13を通じインタ
ーフエース回路15の通信手段18を介し検出信号を外部CP
Uへ出力する。

その後は、増幅回路12、波形整形回路13の電源をオフ
にし待期状態へ戻る。

なお、IDナンバー書き込みは、機器取付け前に専用ラ
イターにて追記型メモリーに書き込まれ、追記型メモリ
ー14としては、ROM、電化注入方式、接合破壊方式、ヒ
ユーズ溶断方式が考えられる。

このように、光検出回路11内に、IDナンバーを記憶す
る記憶手段14と、外部CPUから送られてくるIDナンバー
を認識し、このIDナンバーと、記憶手段14に記憶されて
いる自己のIDナンバーとが一致しているか否かを判別す
る判別手段17と、判別手段17が自己のIDナンバーと一致
していると判別したとき、光検出回路11の電源をオンに
して外部CPUに出力を行なう通信手段18とを内蔵するこ
とにより、第３図の如く、多数個（Ｎ個）の受光素子を
配設し、外部CPU16とデータのやりとりを行う場合、１
本の伝送ライン19で制御信号、データ信号を伝送するこ
とができる。

したがつて、大幅なリード線の削減を図れ、機器内の
配線を容易にすると共に機器の小型化が図れる。

また、必要な時以外は、光検知回路11の電源をオフす
ることができるので、同時に消費電流の低減も図れる。

〔請求項１に対する第二実施例〕 第４図は本発明第二実施例に係る受光素子のブロツク
図、第５図は同じくそのフローチヤートである。

本実施例は、光検出回路11が、第４図の如く、増幅回
路12と、A/D変換回路20と、アドレスナンバーを記憶す
る記憶手段としてのアドレスメモリー14と、判別手段17
及び通信手段18を有する通信用インターフエース回路15
と、アドレス書き込みインターフエース21とから構成さ
れたもので、その他の構成は第一実施例と同様である。

ここで、第５図に示した動作フローチヤートに従い上
記受光素子の動作を説明する。

まず、機器への組込み前に専用メモリーライターを用
い、アドレス書込みインターフエース21を介してアドレ
スメモリー14にアドレスナンバーを書き込む。

この場合のアドレスメモリー14としては、電荷注入方
式、接合破壊方式、ヒユーズ溶断方式等のROMが考えら
れる。また、機器への取付け後、機器の制御装置よりア
ドレスメモリー14にアドレスナンバーを書き込む方式も
ある。この場合、アドレスメモリー14としては上記ROM
の他RAMも考えられる。さらには、アドレス書込みイン
ターフエイス21を通信用インターフエイス回路15に含め
てしまい端子を共用することもできる。

上記いずれかの方法により、アドレスメモリー14にア
ドレスを書き込んだ後、機器内の外部制御装置より送ら
れてくる制御信号をバスラインにより取組み、アドレス
ナンバーが記憶手段としてのアドレスメモリー14に記憶
された自分のアドレスナンバーに一致しているかどうか
インターフエース回路15の判別手段17で判断し、一致し
ない場合は待期状態とする。

一致した場合は、光検出回路11の増幅回路12、A/D変
換回路20の電源をオンにし、ホトダイオード10に入射す
る光信号を検知し、増幅回路12、A/D変換回路20を通じ
インターフエース回路20の通信手段18を介して検出信号
をバスラインに出力し外部制御装置へ送る。

そして、検出信号を出力後は、再び増幅回路12、A/D
変換回路20の電源をオフにし、待期間状態へ戻る。

本実施例の受光素子は、上記のように動作するので、
第一実施例と同様の効果を得ることができる。

〔請求項３に対する第三実施例〕 第６図は本発明第三実施例に係る受光素子のブロツク
図、第７図は受光素子を用いた情報機器のシステム例を
示す図である。

本実施例の光検出回路11は、第６図の如く、増幅回路
12、A/D変換回路20及び通信用インターフエース回路15
から構成されている。

そして、通信用インターフエース回路15は、外部制御
装置からの制御信号または前段の受光素子からのエンド
信号が入力されるとスタート信号として受けつけ、光検
出回路11の電源をオンするスタート信号入力回路30と、
光検出回路11がホトダイオード10に入射した光信号を検
知したデータを外部制御装置に出力するデータ出力回路
31と、該データ出力回路31にて検知データを送つた後、
次段の受光素子へエンド信号を出力すると共に、光検出
回路11の電源をオフするエンド信号出力回路32とからな
る。

なお、第６図中、30aはスタート信号入力回路30の入
力端子、31aはデータ出力回路31の出力端子、32aはエン
ド信号出力回路32の出力端子である。

上記構成において、外部制御装置からスタート信号が
入力されると、スタート信号入力回路30は、光検出回路
11の増幅回路12、A/D変換回路20の電源をオンにする。
そうすると、光検出回路11は、ホトダイオード10に入射
する光信号を検知し、増幅回路12、A/D変換回路20を通
じ、データ出力回路31を介して検出データをバスライン
に出力し外部制御装置へ送る。

その後、エンド信号出力回路32より、次段の受光素子
のスタート信号入力回路30へエンド信号を出力すると同
時に、増幅回路12、A/D変換回路20の電源をオフにし待
期状態に戻る。

次段の受光素子のスタート信号入力回路30は、前段の
受光素子からのエンド信号をスタート信号として受け、
前段の受光素子と同様の動作をくり返す。

このように、スタート信号の出力によりスタート信号
出力回路30が光検出回路11を動作させ、データ出力回路
31により検知データを外部制御装置に出力し、その後エ
ンド信号出力回路32にて次段の受光素子へEND信号を出
力するよう構成することにより、第７図の如く、この受
光素子を複数個（Ｎ個）配設し、外部制御装置16との間
でデータのやりとりを行なう場合、第１番目の受光素子
のスタート信号入力端子30aと外部制御装置16とを接続
し、第１番目の受光素子のエンド信号出力端子32aと第
２番目の受光素子のスタート信号入力端子30aと接続
し、この接続を順次シリーズ接続すると共に、各受光素
子のデータ出力端子31aを外部制御装置16からの共通の
１本の伝送ライン19に接続すればよい。

すなわち、受光素子及び外部制御装置16間のラインを
２本とするだけで、外部制御装置16から第１番目の受光
素子にスタート信号を送るだけで、順次各受光素子から
のデータが外部制御装置16に入力される。

その他の構成及び効果は、第一実施例と同様である。

なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。

例えば、上記実施例において、ホトダイオードと、信
号処理部（光検出回路）とを２チツプ以上にて構成して
もよい。

また、ホトダイオードに替えてホトトランジスタを用
いてもよい。

＜発明の効果＞ 以上の説明から明らかな通り、本発明によると、入射
する光信号を検知する必要がある複数箇所の部位にそれ
ぞれ配設された多数個の受光素子と外部制御装置との間
の信号伝送を１本または２本のラインにて行なうことが
できるので、大幅なリード線の削減を図れ、機器内の配
線を容易にすると共に機器の小型化が図れる。

また、必要な時以外は、光検知回路の電源をオフする
ことができるので、同時に消費電流の低減も図れる。

【図面の簡単な説明】

第１図は本発明第一実施例に係る受光素子のブロツク
図、第２図は同じくそのフローチヤート、第３図は受光
素子を用いた情報機器のシステム例を示す図、第４図は
本発明第二実施例に係る受光素子のブロツク図、第５図
は同じくそのフローチヤート、第６図は本発明第三実施
例に係る受光素子のブロツク図、第７図は受光素子を用
いた情報機器のシステム例を示す図、第８図は従来の受
光素子のブロツク図、第９図は従来の受光素子を用いた
情報機器のシステム例を示す図である。 10:受光素子チツプ、11:光検出回路、14:記憶手段、16:
外部制御装置、17:判別手段、18:通信手段、30:スター
ト信号入力回路、30a:スタート信号入力端子、31:デー
タ出力回路、31a:データ出力端子、32:エンド信号出力
回路、32a:エンド信号出力端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊田 清 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭62−198702（ＪＰ，Ａ) 特開 昭59−226996（ＪＰ，Ａ) 特開 昭56−128050（ＪＰ，Ａ) 特開 昭55−127778（ＪＰ，Ａ) 特開 昭57−143976（ＪＰ，Ａ) 実開 平２−128585（ＪＰ，Ｕ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】受光素子チツプと、外部制御装置からの１
   本の伝送ラインに接続され前記受光素子チツプからの出
   力を信号処理する光検出回路とを一体化して成り、入射
   する光信号を検知する部位を複数箇所有する情報機器に
   使用される受光素子であつて、前記光検出回路内に、識
   別符号を記憶する記憶手段と、外部制御装置から送られ
   てくる識別符号を認識し、この識別符号と前記記憶手段
   に記憶された自己の識別符号とが一致しているか否かを
   判別する判別手段と、該判別手段が自己の識別符号と一
   致していると判別したとき、光検出回路の電源をオンし
   て前記受光素子チツプに入射する光信号を検知したデー
   タを外部制御装置に出力する通信手段とが設けられたこ
   とを特徴とする受光素子。
2. 【請求項２】請求項１記載の受光素子が、入射する光信
   号を検知する必要がある複数箇所の部位にそれぞれ配設
   され、これら受光素子が１本の伝送ラインにて外部制御
   装置に接続されたことを特徴とする情報機器。
3. 【請求項３】受光素子チツプと、外部制御装置または他
   の受光素子に接続され前記受光素子チツプからの出力を
   信号処理する光検出回路とを一体化して成り、入射する
   光信号を検知する部位を複数箇所有する情報機器に使用
   される受光素子であつて、前記光検出回路内に、外部制
   御装置からの制御信号または前段の受光素子からのエン
   ド信号が入力されるとスタート信号として受けつけ、光
   検出回路の電源をオンするスタート信号入力回路と、光
   検出回路が受光素子チツプに入射する光信号を検知した
   データを外部制御装置に出力するデータ出力回路と、該
   データ出力回路にて検知データを送つた後、次段の受光
   素子へエンド信号を出力すると共に、光検出回路の電源
   をオフするエンド信号出力回路とが設けられたことを特
   徴とする受光素子。
4. 【請求項４】請求項３記載の受光素子が、入射する光信
   号を検知する必要がある複数箇所の部位にそれぞれ配設
   され、これら受光素子のスタート信号入力回路の入力端
   子と、エンド信号出力回路の出力端子とをシリーズ接続
   して外部制御装置に接続され、データ出力回路の出力端
   子が共通の１本の伝送ラインにて外部制御装置に接続さ
   れたことを特徴とする情報機器。