JP2610544B2 - 発光素子及びこれを利用した情報機器 - Google Patents
発光素子及びこれを利用した情報機器Info
- Publication number
- JP2610544B2 JP2610544B2 JP33375790A JP33375790A JP2610544B2 JP 2610544 B2 JP2610544 B2 JP 2610544B2 JP 33375790 A JP33375790 A JP 33375790A JP 33375790 A JP33375790 A JP 33375790A JP 2610544 B2 JP2610544 B2 JP 2610544B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- identification code
- processing unit
- central processing
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
本発明は、発光素子及びこれを利用したプリンター、
フアクシミリ、複写機等の情報機器に関する。
フアクシミリ、複写機等の情報機器に関する。
従来の発光素子は、第４図の如く、発光ダイオード１
と、発光ダイオード１を駆動させる発振駆動回路２とか
らなり、一定のパルス光を常時発光する。
と、発光ダイオード１を駆動させる発振駆動回路２とか
らなり、一定のパルス光を常時発光する。
近年、発光素子が搭載される情報機器においては、セ
ンサーの増加に伴い、発光素子の使用個数が増加してい
る。 これに対応するため、第４図の構造を有する発光素子
を複数個（Ｎ個）配設し、これらの発光素子及び１つの
中央処理装置（CPU）４間でデータ伝送する場合、第５
図に示す様に、個々の発光素子の出力毎に伝送ラインを
設けなければならず、かえつて機器内の配線が煩雑とな
り、機器の小型化の妨げになつている。 また、CPUとの接続に要するデータラインの本数は、
発光素子の個数分必要であり、常に駆動回路の電源は、
オン状態となり消費電流が多くなつている。 本発明は、上記に鑑み、配線の簡易化、機器の小型化
を促し、かつ消費電流の低減を図り得る発光素子及びこ
れを利用した情報機器の提供を目的とする。
ンサーの増加に伴い、発光素子の使用個数が増加してい
る。 これに対応するため、第４図の構造を有する発光素子
を複数個（Ｎ個）配設し、これらの発光素子及び１つの
中央処理装置（CPU）４間でデータ伝送する場合、第５
図に示す様に、個々の発光素子の出力毎に伝送ラインを
設けなければならず、かえつて機器内の配線が煩雑とな
り、機器の小型化の妨げになつている。 また、CPUとの接続に要するデータラインの本数は、
発光素子の個数分必要であり、常に駆動回路の電源は、
オン状態となり消費電流が多くなつている。 本発明は、上記に鑑み、配線の簡易化、機器の小型化
を促し、かつ消費電流の低減を図り得る発光素子及びこ
れを利用した情報機器の提供を目的とする。
本発明請求項１による課題解決手段は、第1,2図の如
く、発光素子チツプ10と、入力信号を処理して発光素子
チツプ10を駆動させる信号処理回路11とからなる発光素
子において、前記信号処理回路11内に、発光素子チツプ
10を駆動させる駆動回路13と、識別符号を記憶する記憶
手段14と、外部中央処理装置16から送られてくる識別符
号を認識し、この識別符号と、前記記憶手段14に記憶さ
れた自己の識別符号とが一致しているか否かを判別する
判別手段17と、該判別手段17が自己の識別符号と一致し
ていると判別したとき、前記駆動回路13の電源をオンし
て外部中央処理装置16に出力する通信手段18とが設けら
れたものである。 また、請求項２による課題解決手段は、第３図の如
く、請求項１記載の発光素子が多数個配設され、これら
発光素子が１本の伝送ライン19にて中央処理装置16に接
続されたものである。
く、発光素子チツプ10と、入力信号を処理して発光素子
チツプ10を駆動させる信号処理回路11とからなる発光素
子において、前記信号処理回路11内に、発光素子チツプ
10を駆動させる駆動回路13と、識別符号を記憶する記憶
手段14と、外部中央処理装置16から送られてくる識別符
号を認識し、この識別符号と、前記記憶手段14に記憶さ
れた自己の識別符号とが一致しているか否かを判別する
判別手段17と、該判別手段17が自己の識別符号と一致し
ていると判別したとき、前記駆動回路13の電源をオンし
て外部中央処理装置16に出力する通信手段18とが設けら
れたものである。 また、請求項２による課題解決手段は、第３図の如
く、請求項１記載の発光素子が多数個配設され、これら
発光素子が１本の伝送ライン19にて中央処理装置16に接
続されたものである。
上記課題解決手段において、外部中央処理装置16から
送られてくる制御信号を取り込み、外部中央処理装置16
から送られた識別符号−が記憶手段14に記憶された自分
の識別符号と一致するかどうか判別手段17にて判断す
る。 このとき、一致しない場合は待期状態とする。 一方、一致した場合は、駆動回路13の電源をオンにす
る。そうすると、駆動回路13は、発光素子チツプ10を発
光させる。そして、発光素子チツプ10の発光情報を通信
手段18を介し検出信号を外部中央処理装置16へ出力す
る。 その後は、駆動回路13の電源をオフにし待期状態へ戻
る。 このように、判別手段17により、外部中央処理装置16
から送られてくる識別符号と、記憶手段14に記憶されて
いる自己の識別符号とが一致しているか否かを判別し、
判別手段17が自己の識別符号と一致していると判別した
とき、通信手段18を介して駆動回路13の電源をオンにし
て外部中央処理装置16に出力を行なうよう構成すること
により、１つの中央処理装置16と、多数個（Ｎ個）の発
光素子とを接続してデータ伝送を行う際には、１本の伝
送ライン19で制御信号、データ信号を伝送することがで
きるので、大巾なリード線の削減を図れ、機器内の配線
を容易にすると共に機器の小型化が図れる。 また、必要な時以外は、駆動回路13の電源をオフにす
ることができるので、同時に消費電流の低減も図れる。
送られてくる制御信号を取り込み、外部中央処理装置16
から送られた識別符号−が記憶手段14に記憶された自分
の識別符号と一致するかどうか判別手段17にて判断す
る。 このとき、一致しない場合は待期状態とする。 一方、一致した場合は、駆動回路13の電源をオンにす
る。そうすると、駆動回路13は、発光素子チツプ10を発
光させる。そして、発光素子チツプ10の発光情報を通信
手段18を介し検出信号を外部中央処理装置16へ出力す
る。 その後は、駆動回路13の電源をオフにし待期状態へ戻
る。 このように、判別手段17により、外部中央処理装置16
から送られてくる識別符号と、記憶手段14に記憶されて
いる自己の識別符号とが一致しているか否かを判別し、
判別手段17が自己の識別符号と一致していると判別した
とき、通信手段18を介して駆動回路13の電源をオンにし
て外部中央処理装置16に出力を行なうよう構成すること
により、１つの中央処理装置16と、多数個（Ｎ個）の発
光素子とを接続してデータ伝送を行う際には、１本の伝
送ライン19で制御信号、データ信号を伝送することがで
きるので、大巾なリード線の削減を図れ、機器内の配線
を容易にすると共に機器の小型化が図れる。 また、必要な時以外は、駆動回路13の電源をオフにす
ることができるので、同時に消費電流の低減も図れる。
以下、本発明の一実施例を第１図ないし第３図に基づ
いて説明する。 第１図は本発明の一実施例に係る発光素子のブロツク
図、第２図は同じくそのフローチヤート、第３図は本発
明による発光素子を用いた情報機器のシステム例を示す
図である。 本実施例の発光素子は、第１図の如く、発光素子チツ
プ（発光ダイオード）10と、入力信号を処理して発光素
子チツプ10を駆動させる信号処理回路11とからなり、一
定のパルス光を常時発光する。 前記信号処理回路11は、入力信号を処理する信号処理
部12と、該信号処理部12からの出力信号に基づき発光ダ
イオード10を駆動させる駆動回路13と、識別符号（IDナ
ンバー）を記憶する記憶手段であるIDナンバー記憶用外
部追記メモリー14と、外部中央処理装置（CPU）との通
信用インターフエース回路15とから構成されている。 そして、通信用インターフエース回路15は、外部CPU
から送られてくるIDナンバーを認識し、このIDナンバー
と、前記追記型メモリー14に記憶された自己のIDナンバ
ーとが一致しているか否かを判別する判別手段17と、該
判別手段17が自己のIDナンバーと一致していると判別し
たとき、駆動回路13の電源をオンして外部CPUに出力す
る通信手段18とを有している。また、予め設定された時
間発光したか否かを判別し、設定時間が経過すると駆動
回路13の電源をオフする機能も有している。 なお、発光ダイオード10、信号処理部12、駆動回路1
3、追記型メモリー14および通信用インターフエース回
路15は、１チツプ化されている。 ここで、第２図に示したフローチヤートに従い上記発
光素子の動作を説明する。 まず、外部CPUから送られてくる制御信号を取り込
み、外部CPUから送られたIDナンバーが記憶手段である
追記型メモリー14に記憶された自分のIDナンバーと一致
するかどうかインターフエース回路15の判別手段17にて
判断する。 このとき、一致しない場合は待期状態とする。 一方、一致した場合は、駆動回路13の電源をオンにす
る。そうすると、駆動回路13は、信号処理部12の出力信
号を受け、発光ダイオード10を直流もしくはパルス波形
で発光させる。そして、インターフエース回路15の通信
手段18を介し発光ダイオード10の発光情報を外部CPUへ
出力する。 その後一定時間経過すると、駆動回路13の電源をオフ
にして待期状態へ戻る。 なお、IDナンバー書き込みは、機器取付け前に専用ラ
イターにて追加型メモリー14に書き込むようにする。こ
うすれば、素子の共通化が図れコスト的に安く供給可能
となる。そして、追記型メモリー14としては、ROM、電
荷注入方式、接合破壊方式等が考えられる。 このように、信号処理回路11内に、発光ダイオード10
を駆動させる駆動回路13と、IDナンバーを記憶する記憶
手段14と、外部CPUから送られてくるIDナンバーを認識
し、このIDナンバーと、記憶手段14に記憶されている自
己のIDナンバーとが一致している否かを判別する判別手
段17と、判別手段17が自己のIDナンバーと一致している
と判別したとき、駆動回路13の電源をオンにして外部CP
Uに出力を行なう通信手段18とを内蔵することにより、
第３図の如く、１つの外部CPU16と、多数個（Ｎ個）の
発光素子とを接続してデータ伝送を行う際には、１本の
伝送ライン19で制御信号、データ信号を伝送することが
できる。 したがつて、大巾なリード線の削減を図れ、機器内の
配線を容易にすると共に機器の小型化が図れる。 また、必要な時以外は、駆動回路13の電源をオフにす
ることができるので、同時に消費電流の低減も図れる。 なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。 例えば、上記実施例において、発光ダイオードと、信
号処理回路とを２チツプ以上にしてもよい。 また、発光ダイオードの発光情報を出力後、外部CPU
からの制御信号により任意のタイミングで駆動回路をオ
フさせてもよい。
いて説明する。 第１図は本発明の一実施例に係る発光素子のブロツク
図、第２図は同じくそのフローチヤート、第３図は本発
明による発光素子を用いた情報機器のシステム例を示す
図である。 本実施例の発光素子は、第１図の如く、発光素子チツ
プ（発光ダイオード）10と、入力信号を処理して発光素
子チツプ10を駆動させる信号処理回路11とからなり、一
定のパルス光を常時発光する。 前記信号処理回路11は、入力信号を処理する信号処理
部12と、該信号処理部12からの出力信号に基づき発光ダ
イオード10を駆動させる駆動回路13と、識別符号（IDナ
ンバー）を記憶する記憶手段であるIDナンバー記憶用外
部追記メモリー14と、外部中央処理装置（CPU）との通
信用インターフエース回路15とから構成されている。 そして、通信用インターフエース回路15は、外部CPU
から送られてくるIDナンバーを認識し、このIDナンバー
と、前記追記型メモリー14に記憶された自己のIDナンバ
ーとが一致しているか否かを判別する判別手段17と、該
判別手段17が自己のIDナンバーと一致していると判別し
たとき、駆動回路13の電源をオンして外部CPUに出力す
る通信手段18とを有している。また、予め設定された時
間発光したか否かを判別し、設定時間が経過すると駆動
回路13の電源をオフする機能も有している。 なお、発光ダイオード10、信号処理部12、駆動回路1
3、追記型メモリー14および通信用インターフエース回
路15は、１チツプ化されている。 ここで、第２図に示したフローチヤートに従い上記発
光素子の動作を説明する。 まず、外部CPUから送られてくる制御信号を取り込
み、外部CPUから送られたIDナンバーが記憶手段である
追記型メモリー14に記憶された自分のIDナンバーと一致
するかどうかインターフエース回路15の判別手段17にて
判断する。 このとき、一致しない場合は待期状態とする。 一方、一致した場合は、駆動回路13の電源をオンにす
る。そうすると、駆動回路13は、信号処理部12の出力信
号を受け、発光ダイオード10を直流もしくはパルス波形
で発光させる。そして、インターフエース回路15の通信
手段18を介し発光ダイオード10の発光情報を外部CPUへ
出力する。 その後一定時間経過すると、駆動回路13の電源をオフ
にして待期状態へ戻る。 なお、IDナンバー書き込みは、機器取付け前に専用ラ
イターにて追加型メモリー14に書き込むようにする。こ
うすれば、素子の共通化が図れコスト的に安く供給可能
となる。そして、追記型メモリー14としては、ROM、電
荷注入方式、接合破壊方式等が考えられる。 このように、信号処理回路11内に、発光ダイオード10
を駆動させる駆動回路13と、IDナンバーを記憶する記憶
手段14と、外部CPUから送られてくるIDナンバーを認識
し、このIDナンバーと、記憶手段14に記憶されている自
己のIDナンバーとが一致している否かを判別する判別手
段17と、判別手段17が自己のIDナンバーと一致している
と判別したとき、駆動回路13の電源をオンにして外部CP
Uに出力を行なう通信手段18とを内蔵することにより、
第３図の如く、１つの外部CPU16と、多数個（Ｎ個）の
発光素子とを接続してデータ伝送を行う際には、１本の
伝送ライン19で制御信号、データ信号を伝送することが
できる。 したがつて、大巾なリード線の削減を図れ、機器内の
配線を容易にすると共に機器の小型化が図れる。 また、必要な時以外は、駆動回路13の電源をオフにす
ることができるので、同時に消費電流の低減も図れる。 なお、本発明は、上記実施例に限定されるものではな
く、本発明の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。 例えば、上記実施例において、発光ダイオードと、信
号処理回路とを２チツプ以上にしてもよい。 また、発光ダイオードの発光情報を出力後、外部CPU
からの制御信号により任意のタイミングで駆動回路をオ
フさせてもよい。
以上の説明から明らかな通り、本発明によると、信号
処理回路内に、発光素子チツプを駆動させる駆動回路
と、識別符号を記憶する記憶手段と、外部中央処理装置
から送られてくる識別符号を認識し、この識別符号と、
記憶手段に記憶されている自己の識別符号とが一致して
いるか否かを判別する判別手段と、判別手段が自己の識
別符号と一致していると判別したとき、信号処理回路の
電源をオンして外部中央処理装置に出力を行なう通信手
段とを設けているので、この発光素子を情報機器に利用
すれば、多数個の発光素子と外部中央処理装置間の信号
伝送を１本の伝送ラインにて行なうことができる。 したがつて、大巾なリード線の削減を図れ、機器内の
配線を容易にすると共に機器の小型化が図れる。 また、必要な時以外は、駆動回路の電源をオフにする
ことができるので、同時に消費電流の低減も図れる。
処理回路内に、発光素子チツプを駆動させる駆動回路
と、識別符号を記憶する記憶手段と、外部中央処理装置
から送られてくる識別符号を認識し、この識別符号と、
記憶手段に記憶されている自己の識別符号とが一致して
いるか否かを判別する判別手段と、判別手段が自己の識
別符号と一致していると判別したとき、信号処理回路の
電源をオンして外部中央処理装置に出力を行なう通信手
段とを設けているので、この発光素子を情報機器に利用
すれば、多数個の発光素子と外部中央処理装置間の信号
伝送を１本の伝送ラインにて行なうことができる。 したがつて、大巾なリード線の削減を図れ、機器内の
配線を容易にすると共に機器の小型化が図れる。 また、必要な時以外は、駆動回路の電源をオフにする
ことができるので、同時に消費電流の低減も図れる。
第１図は本発明の一実施例に係る発光素子のブロツク
図、第２図は同じくそのフローチヤート、第３図は本発
明による発光素子を用いた情報機器のシステム例を示す
図、第４図は従来の発光素子のブロツク図、第５図は従
来の発光素子を用いた情報機器のシステム例を示す図で
ある。 10:発光素子チツプ、11:信号処理回路、13:駆動回路、1
4:記憶手段、16:外部中央処理装置、17:判別手段、18:
通信手段、19:伝送ライン。
図、第２図は同じくそのフローチヤート、第３図は本発
明による発光素子を用いた情報機器のシステム例を示す
図、第４図は従来の発光素子のブロツク図、第５図は従
来の発光素子を用いた情報機器のシステム例を示す図で
ある。 10:発光素子チツプ、11:信号処理回路、13:駆動回路、1
4:記憶手段、16:外部中央処理装置、17:判別手段、18:
通信手段、19:伝送ライン。
Claims (2)
- 【請求項１】発光素子チツプと、入力信号を処理して発
光素子チツプを駆動させる信号処理回路とからなる発光
素子において、前記信号処理回路内に、発光素子チツプ
を駆動させる駆動回路と、識別符号を記憶する記憶手段
と、外部中央処理装置から送られてくる識別符号を認識
し、この識別符号と、前記記憶手段に記憶された自己の
識別符号とが一致しているか否かを判別する判別手段
と、該判別手段が自己の識別符号と一致していると判別
したとき、前記駆動回路の電源をオンして外部中央処理
装置に出力する通信手段とが設けられたことを特徴とす
る発光素子。 - 【請求項２】請求項１記載の発光素子が多数個配設さ
れ、これら発光素子が１本の伝送ラインにて外部中央処
理装置に接続されたことを特徴とする情報機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33375790A JP2610544B2 (ja) | 1990-11-29 | 1990-11-29 | 発光素子及びこれを利用した情報機器 |
| US07/792,527 US5304812A (en) | 1990-11-21 | 1991-11-18 | Optoelectronic device, information apparatus and data transmission system using optoelectronic device for simplifying wirings and reducing size, and method of controlling the optoelectronic device |
| EP91119762A EP0487051B1 (en) | 1990-11-21 | 1991-11-19 | Optoelectronic device, information apparatus and data transmission system using optoelectronic device for simplifying wirings and reducing size, and method of controlling the optoelectronic device |
| DE69126951T DE69126951T2 (de) | 1990-11-21 | 1991-11-19 | Optoelektronische Vorrichtung und dafür geeignetes Steuerungsverfahren,mit dieser Vorrichtung ausgerüstetes Informationsgerät und Datenübertragungssystem mit vereinfachter Verdrahtung und verminderter Baugrösse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33375790A JP2610544B2 (ja) | 1990-11-29 | 1990-11-29 | 発光素子及びこれを利用した情報機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199753A JPH04199753A (ja) | 1992-07-20 |
| JP2610544B2 true JP2610544B2 (ja) | 1997-05-14 |
Family
ID=18269623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33375790A Expired - Fee Related JP2610544B2 (ja) | 1990-11-21 | 1990-11-29 | 発光素子及びこれを利用した情報機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610544B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134585B2 (en) * | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
-
1990
- 1990-11-29 JP JP33375790A patent/JP2610544B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04199753A (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7941567B2 (en) | Modular computer system and I/O module | |
| US4767918A (en) | Reading and writing apparatus for portable recording medium | |
| CN103780847A (zh) | 基于板上芯片的高度集成的成像器 | |
| JP2610544B2 (ja) | 発光素子及びこれを利用した情報機器 | |
| JP4699601B2 (ja) | 無接触形のｉｃカード用のリーダライタ装置 | |
| JP2706847B2 (ja) | 光結合装置およびこれを利用した情報機器 | |
| US5304812A (en) | Optoelectronic device, information apparatus and data transmission system using optoelectronic device for simplifying wirings and reducing size, and method of controlling the optoelectronic device | |
| JP2706849B2 (ja) | 光結合装置及びこれを利用した情報機器 | |
| US20020010820A1 (en) | Two wire mixed signal bi-directional bus interface | |
| JP2003143044A (ja) | ２線式電源多重通信システム、そのマスター装置及び２線式電源多重通信方法 | |
| JP2604651B2 (ja) | 光結合装置、これを利用した情報機器及び光結合装置の制御方法 | |
| JP2729873B2 (ja) | 情報機器、これに使用される光結合装置およびその制御方法 | |
| JP3244732B2 (ja) | 画像記録装置、画像記録装置のプリンタエンジン部及び電子機器 | |
| JP2003312018A (ja) | インクカートリッジ及び半導体装置 | |
| JP2706848B2 (ja) | 受光素子及びこれを利用した情報機器 | |
| JPH0417455B2 (ja) | ||
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| KR100429848B1 (ko) | 무접촉형 카드의 리더 라이터 장치 | |
| JPH04267458A (ja) | 光結合装置およびこれを利用した情報機器 | |
| JPH0620201Y2 (ja) | 情報書込装置 | |
| JPS6219062Y2 (ja) | ||
| JP2963534B2 (ja) | ソリツドステートリレーおよびこれを利用した情報機器 | |
| JP2637545B2 (ja) | パッケージ接続回路 | |
| JPH08247789A (ja) | エンコーダ信号出力方法 | |
| JPH07152609A (ja) | Ｉ／ｏカード動作確認方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |