KR970003842A - 반도체 소자의 다층 금속 배선 형성방법 - Google Patents

반도체 소자의 다층 금속 배선 형성방법 Download PDF

Info

Publication number
KR970003842A
KR970003842A KR1019950017236A KR19950017236A KR970003842A KR 970003842 A KR970003842 A KR 970003842A KR 1019950017236 A KR1019950017236 A KR 1019950017236A KR 19950017236 A KR19950017236 A KR 19950017236A KR 970003842 A KR970003842 A KR 970003842A
Authority
KR
South Korea
Prior art keywords
metal
forming
metal film
metal wiring
film
Prior art date
Application number
KR1019950017236A
Other languages
English (en)
Other versions
KR100192168B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017236A priority Critical patent/KR100192168B1/ko
Publication of KR970003842A publication Critical patent/KR970003842A/ko
Application granted granted Critical
Publication of KR100192168B1 publication Critical patent/KR100192168B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다층 금속 배선 형성방법을 개시한다. 개시된 방법은 반도체 기판상에 도우핑된 산화막(doped oxide)을 형성하고, 상기 산화막의 상부에 금속막을 형성한 후 식각하여 금속 배선을 형성하는 것을 포함하는 반도체 소자의 금속 배선 형성방법에 있어서, 반도체 기판상의 도우핑된 산화막 상부에 금속막을 형성하는 단계; 상기 금속막 상부면에 불소를 이온주입하는 단계; 상기 금속막을 어닐(anneal) 처리하여 금속막의 상부면에 금속-F결합을 형성시키는 단계; 상기 금속막의 상부면에 감광막 패턴을 형성한 후, 이의 형태로 식각하여 금속 배선패턴을 형성하는 단계를 포함한다. 개시된 방법에 의하면, 반도체 소자의 금속 배선에서 힐록(hillock)의 발생이 억제되므로 소자의 제조수율 및 신뢰도가 향상된다.

Description

반도체 소자의 다층 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 소자의 금속 배선에서 힐록(hillock)이 발생한 현상을 나타낸 도면, 제2도 (가) 내지 (다)는 본 발명의 일실시예에 관련되는 반도체 소자의 다층 금속 배선 형성방법을 공정 순서적으로 도시하는 요부단면도.

Claims (5)

  1. 반도체 기판상에 도우핑된 산화막(doped oxide)을 형성하고, 상기 산화막의 상부에 금속막을 형성한 후 식각하여 금속배선을 형성하는 것을 포함하는 반도체 소자의 다층 금속 배선 형성방법에 있어서, (가) 반도체 기판상의 도우핑된 산화막 상부에 금속막을 형성하는 단계; (나) 상기 금속막 상부면에 불소를 이온주입하는 단계; (다) 상기 금속막을 어닐(anneal) 처리하여 금속막의 상부면에 금속-F 결합을 형성시키는 단계; 및 (라) 상기 금속막의 상부면에 감광막 패턴을 형성한 후, 이의 형태로 식각하여 금속 배선패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  2. 제1항에 있어서, 단계(나)에서, 불소 이온의 도우즈량이 1×1014~1×1015ions/㎠ 인 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  3. 제1항에 있어서, 단계(다)에서, 어닐 처리가 4~6%H2를 함유하는 N2분위기 및 200~400℃의 온도에서 실시되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  4. 제1항에 있어서, 단계(다)에서 금속막의 표면으로부터 금속-F결합의 형성 깊이가 최대 1000Å인 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  5. 제1항에 있어서, 금속이 순수 알루미늄, 약 1.0% 실리콘을 함유한 알루미늄합금, 또는 약 0.5%구리 및 약 1.0%실리콘을 함유한 알루미늄합금인 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017236A 1995-06-24 1995-06-24 반도체 소자의 다층 금속 배선 형성방법 KR100192168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017236A KR100192168B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 다층 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017236A KR100192168B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 다층 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970003842A true KR970003842A (ko) 1997-01-29
KR100192168B1 KR100192168B1 (ko) 1999-06-15

Family

ID=19418133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017236A KR100192168B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 다층 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100192168B1 (ko)

Also Published As

Publication number Publication date
KR100192168B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960026671A (ko) 반도체장치의 제조방법
KR970063571A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH056865A (ja) 半導体装置の製造方法
KR970003842A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR940010194A (ko) 반도체장치의 배선층 형성방법
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
KR970053163A (ko) 반도체 소자의 본딩 패드 형성방법
KR930011461B1 (ko) 반도체 집접회로의 서브미크론 전극배선 형성방법
KR960039285A (ko) 반도체 소자 제조방법
KR960035969A (ko) 금속 배선층 형성 방법
KR970052412A (ko) 반도체 장치의 금속 배선 제조 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR950004548A (ko) 반도체소자 제조방법
JPH0441510B2 (ko)
KR950024265A (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR960005865A (ko) 반도체 소자의 금속배선 형성방법
JPH02299237A (ja) アルミニウム膜の熱処理方法
KR20030057719A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR970053577A (ko) 반도체 소자의 콘택홀 매립 금속배선 형성 방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법
KR970052872A (ko) 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
KR960043114A (ko) 반도체 소자의 금속배선 형성방법
KR970052941A (ko) 반도체 소자의 금속배선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee