KR960005865A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR960005865A
KR960005865A KR1019940016090A KR19940016090A KR960005865A KR 960005865 A KR960005865 A KR 960005865A KR 1019940016090 A KR1019940016090 A KR 1019940016090A KR 19940016090 A KR19940016090 A KR 19940016090A KR 960005865 A KR960005865 A KR 960005865A
Authority
KR
South Korea
Prior art keywords
metal wiring
semiconductor device
forming
post
treatment plasma
Prior art date
Application number
KR1019940016090A
Other languages
English (en)
Other versions
KR970006937B1 (ko
Inventor
최용근
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940016090A priority Critical patent/KR970006937B1/ko
Publication of KR960005865A publication Critical patent/KR960005865A/ko
Application granted granted Critical
Publication of KR970006937B1 publication Critical patent/KR970006937B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 소정의 금속배선 형성을 위한 식각공정 후에 CF4/O2와 CHF3에 의한 플라즈마 처리를 2단계 실시하므로써, 금속배선 측벽에 남아있는 폴리머(polymer)를 제거하면서 금속배선을 보호하는 보호막을 형성할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 반도체 소자의 금속배선 형성방법을 설명하기 위한 소자의 단면도,
제2A 및 2B도는 본 발명에 의한 반도체 소자의 형성방법을 설명하기 위한 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 절연층
3 : 금속배선 10 : 폴리머
20 : 보호막(연성 폴리머).

Claims (3)

  1. 반도체 소자의 금속배선 형성방법에 있어서, 소정의 공정을 거친 실리콘 기판(1)에 절연층(2)을 형성한 상태에서 소정의 금속을 증착하고, 금속배선 형성을 위한 식각공정을 완료한 후 CF4/O2를 사용한 1차 후처리 플라즈마 공정을 실시하는 단계와, 상기 단계로부터 CHF3를 사용한 2차 후처리 플라즈마 공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 1차 후처리 플라즈마 공정시 O2는 CF4사용량의 5∼15% 정도로 사용하고, 상기 2차 후처리 플라즈마 공정시 CHF3는 상기 1차 후처리 플라즈마 공정시 사용한 CF4사용량의 100∼300% 정도로 사용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 1차 및 2차 후처리 플라즈마 공정은 동일한 반응챔버에서 연속적으로 실시하거나 별도의 반응챔버에서 각각으로 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016090A 1994-07-06 1994-07-06 반도체 소자의 금속배선 형성방법 KR970006937B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016090A KR970006937B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016090A KR970006937B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960005865A true KR960005865A (ko) 1996-02-23
KR970006937B1 KR970006937B1 (ko) 1997-04-30

Family

ID=19387335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016090A KR970006937B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR970006937B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011729A (ko) * 1996-07-31 1998-04-30 조셉 제이. 수위니 높은 포토레지스트 선택도와 개선된 폴리머 접착을 위한 플라즈마 반응기 처리 방법
KR100468700B1 (ko) * 1997-12-30 2005-03-16 삼성전자주식회사 반도체장치의미세패턴을형성하기위한건식식각방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011729A (ko) * 1996-07-31 1998-04-30 조셉 제이. 수위니 높은 포토레지스트 선택도와 개선된 폴리머 접착을 위한 플라즈마 반응기 처리 방법
KR100468700B1 (ko) * 1997-12-30 2005-03-16 삼성전자주식회사 반도체장치의미세패턴을형성하기위한건식식각방법

Also Published As

Publication number Publication date
KR970006937B1 (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP2007019367A (ja) 半導体装置の製造方法
KR950020974A (ko) 집적회로장치 제조방법
KR960005865A (ko) 반도체 소자의 금속배선 형성방법
KR100929625B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
KR960039285A (ko) 반도체 소자 제조방법
JP2991176B2 (ja) 半導体装置の製造方法
KR950009923A (ko) 반도체 장치의 저장전극 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR950025875A (ko) 반도체소자의 금속배선 비아 콘택홀 제조방법
KR970003631A (ko) 반도체 소자의 층간절연막 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR940020171A (ko) 반도체 소자의 금속 식각 방법
KR960035969A (ko) 금속 배선층 형성 방법
KR940015705A (ko) 반도체소자의 금속배선 형성방법
KR980005480A (ko) 반도체소자의 금속배선 형성방법
KR970052923A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990059188A (ko) 반도체 장치의 금속 배선 형성 방법
KR970017972A (ko) 반도체장치제조방법
KR970052823A (ko) 반도체소자의 층간절연막 형성방법
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052292A (ko) 반도체소자의 제조방법
KR930014790A (ko) 금속배선 형성방법
KR960043119A (ko) 반도체 소자의 비아홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee