KR970003637A - 캐패시터 상부의 층간절연막 평탄화 방법 - Google Patents
캐패시터 상부의 층간절연막 평탄화 방법 Download PDFInfo
- Publication number
- KR970003637A KR970003637A KR1019950019120A KR19950019120A KR970003637A KR 970003637 A KR970003637 A KR 970003637A KR 1019950019120 A KR1019950019120 A KR 1019950019120A KR 19950019120 A KR19950019120 A KR 19950019120A KR 970003637 A KR970003637 A KR 970003637A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- capacitor
- interlayer insulating
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 title claims abstract description 6
- 239000011229 interlayer Substances 0.000 title claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000011521 glass Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000012530 fluid Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 소자 제조 방법
2. 발명이 해결하고자 하는 기술적 과제
스텍형 구조의 캐패시터와 상부 금속층 사이의 층간절연막을 평탄화시키는 공정으로 종래에는 보로-포스포러스-실리케이트-글래스막을 고온에서 유체로 흐르게 하는 처리법을 사용하여 산화탄탈막이 손상되고 누설전류가 생긴다는 문제점을 해결하고자 함.
3. 발명의 해결 방법의 요지
층간절연막의 평탄화 공정으로 저온으로 절연막을 형성하고 엣치백을 사용하여 표면 평탄화를 이루므로써 전류의 누설을 방지하고 산화탄탈막이 손상되지 않게 평탄화 공정을 수행하고자 함.
4. 발명의 중요한 용도
반도체 소자의 캐패시터 상부의 절연막 평탄화 공정에 주로 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 캐패시터 상부의 층간절연막 평탄화 방법에 따른 공정도.
Claims (2)
- 반도체 소자의 캐패시터 상부의 절연막 평탄화 방법에 있어서, 반도체 기판에 폴리실리콘 전하저장 전극과 산화탄탈의 유전층과 금속 플래이트 전극으로 이루어진 캐패시터 구조 상에 층간 절연을 위한 제 1 산화막을 증착하는 단계와, 평탄화를 위한 스핀온글래스막을 형성하는 단계와, 상기 산화막과 스핀온글래스막을 엣치백하여 평탄화를 실시하는 단계 및 층간 절연을 위한 제 2 산화막을 증착하는 단계를 포함해서 이루어진 캐패시터 상부의 절연막 평탄화 방법.
- 제1항에 있어서, 상기 제1산화막과 제2산화막은 약 450℃ 내지 500℃의 온도에서 플라즈마 화학기상증착 방식으로 형성하는 것을 특징으로 하는 캐패시터 상부의 절연막 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019120A KR0161195B1 (ko) | 1995-06-30 | 1995-06-30 | 캐패시터 상부의 층간절연막의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019120A KR0161195B1 (ko) | 1995-06-30 | 1995-06-30 | 캐패시터 상부의 층간절연막의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003637A true KR970003637A (ko) | 1997-01-28 |
| KR0161195B1 KR0161195B1 (ko) | 1999-02-01 |
Family
ID=19419480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019120A KR0161195B1 (ko) | 1995-06-30 | 1995-06-30 | 캐패시터 상부의 층간절연막의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161195B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009019B1 (ko) * | 2003-12-29 | 2011-01-17 | 주식회사 포스코 | 유동 환원로의 누적물 배출장치 |
-
1995
- 1995-06-30 KR KR1019950019120A patent/KR0161195B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101009019B1 (ko) * | 2003-12-29 | 2011-01-17 | 주식회사 포스코 | 유동 환원로의 누적물 배출장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0161195B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011653B1 (ko) | 디램 셀 및 그 제조방법 | |
| KR100319171B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100415516B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100252055B1 (ko) | 커패시터를 포함하는 반도체장치 및 그 제조방법 | |
| KR970003637A (ko) | 캐패시터 상부의 층간절연막 평탄화 방법 | |
| Han et al. | Effects of post-deposition annealing on the electrical properties and reliability of ultrathin chemical vapor deposited Ta/sub 2/O/sub 5/films | |
| KR100465605B1 (ko) | 반도체소자의제조방법 | |
| KR100265345B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100235969B1 (ko) | 반도체소자의 커패시터 형성방법 | |
| KR100424715B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100587047B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100305719B1 (ko) | 하부 전하저장 전극 형성 방법 | |
| KR100792393B1 (ko) | 반도체소자의 제조방법 | |
| KR950012031B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100475024B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR100252758B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100546163B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR980006377A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970013102A (ko) | 산화탄탈을 유전층으로 형성하는 캐패시터 제조 방법 | |
| KR20070090620A (ko) | 반도체 캐패시터의 스토리지 노드 형성방법 | |
| KR20000042485A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR970024178A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR20010058455A (ko) | Ｎ/ｏ 구조의 커패시터를 갖는 반도체소자의 제조방법 | |
| KR970013304A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR19990001005A (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |