KR960042375A - 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법 - Google Patents

호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법 Download PDF

Info

Publication number
KR960042375A
KR960042375A KR1019950011985A KR19950011985A KR960042375A KR 960042375 A KR960042375 A KR 960042375A KR 1019950011985 A KR1019950011985 A KR 1019950011985A KR 19950011985 A KR19950011985 A KR 19950011985A KR 960042375 A KR960042375 A KR 960042375A
Authority
KR
South Korea
Prior art keywords
signal
data
host
peripheral device
drq
Prior art date
Application number
KR1019950011985A
Other languages
English (en)
Other versions
KR0143933B1 (ko
Inventor
박태산
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950011985A priority Critical patent/KR0143933B1/ko
Publication of KR960042375A publication Critical patent/KR960042375A/ko
Application granted granted Critical
Publication of KR0143933B1 publication Critical patent/KR0143933B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3854—Control is performed at the peripheral side

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 호스트(Host)와 주변장치가, 비동기적으로 신속하게 데이타를 송수신하기 위한 인터페이스 제어장치 및 그 방법에 관한것으로서, 인터페이스 제어장치는 송신을 위해서는 제어신호를 만드는 디코더; 데이타 요구 신호 생성기; 데이타 요구 신호 클리어(Clear)기; 및 데이타 버스 전환부를 포함하고 있으며, 수신을 위해서는 상기 디코더; 데이타 처리중임을 나타내는 신호 생성기; 데이타 처리중 신호 클리어기; 및 데이타 버스 전환부를 포함하고 있다.
본 발명은 호스트와 주변 장치가 동시에 토커나 리스너가 될 수 있으며, 송수신 체계를 간단히 하여 문자 전송에 있어서콘트롤러에 의해 토커와 리스너가 정해지는 인터페이스 체계보다 전송률이 높다. 또한 속도가 빠른 장치와 느린 장치간에도 데이타 교환이 가능하다.

Description

호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 5 도는 본 발명에 따른 호스트와 주변장치 간의 송수신 인터페이스 제어장치의 전체 구성도, 제 6 도는 제 5 도의 구성요소인 버스제어부의 내부 블록도.

Claims (5)

  1. 호스트(Host) 에서 주변장치로의 데이타 송신을 위한 인터페이스 제어 장치에 있어서, 호스트의 어드레스버스와 어드레스 버스가 유효함을 나타내는 신호 및 시스템 클럭을 포함하는 신호를 입력으로 받아서, 주변장치에게 데이타를 가져가라고 요구하는 신호(M_DRQ)를 읽고자 할 때 인에이블(Enable)된 상태에서 M_DRQ 신호가 읽히도록 하는 제 1제어 신호(CS_STATUS)와, 상기 M_DRQ 신호를 생성할 때 입력으로 사용되는 제 2 제어신호(CS_IF)를 출력하는 디코더(Decoder); 호스트의 상기 디코더로부터 출력되는 제 1 제어신호(CS_STATUS) 신호와 데이타 쓰기 신호(/Iow)를 입력으로받아 호스트의 데이타 버스에 실린 리셀 정보를 주변장치 쪽으로 출력하는 리셀신호(RST 신호) 발생기; 상기 디코더로부터 출력되는 제 2 제어신호(CS_IF)와 호스트의 데이타 쓰기 신호를 입력으로 받아, 상기 M_DRQ 신호를 생성하는 M_DRQ 신호 생성기; 주변장치가 호스트의 데이타를 읽어 감을 나타내는 신호(/M_ACK)를 입력으로 사용하여 상기 M_DRQ 신호를 클리어 시키는 M_DRQ 신호 클리어기; 상기 M_DRQ 신호와 상기 CS_STATUS 및 상기 /IOR 신호를 입력으로 받아 호스트가 상기M_DRQ 신호의 상태를 읽을 수 있게 하는 M_DRQ 신호 독출기; 및 상기 /M_ACK 신호가 인에이블 될 때, 데이타 버스 방향이호스트에서 주변장치 쪽으로 바뀌는 데이타 버스 전환부를 포함하는 호스트에서 주변장치로의 데이타 송신을 위한 인터페이스 제어 장치.
  2. 호스트(Host) 에서 주변장치로의 데이타 수신을 위한 인터페이스 제어 장치에 있어서, 호스트의 어드레스버스와 어드레스 버스가 유효함을 나타내는 신호 및 시스템 클럭을 포함하는 신호를 입력으로 받아서, 데이타 처리 중임을 나타내는 신호(DACK)의 상태를 읽고자 할 때 인에블된 상태에서 DACK 신호가 읽히게 하는 제 1 제어신호(CS_STATUS)와, 상기 DACK 신호를 클리어 할 때 사용되는 제 2 제어신호(CS_IF)를 출력하는 디코더; 호스트의 상기 디코더로부터 출력되는 제 1 제어 신호(CS_STATUS) 신호와 데이타 쓰기 신호(/IOW)를 입력으로 받아 호스트의 데이타 버스에 실린 리셀 정보를 주변장치 쪽으로 출력하는 리셀신호(RST 신호) 발생기; 주변장치가 호스트에게 주변장치의 데이타를 가져가라고 요구하는 신호(/DRQ)를 입력으로 이용하여 데이타 처리중임을 나타내는 신호(DACK)를 생성하는 DACK 신호 생성기; 호스트가데이타를 읽어들이는 신호(/IOR)와 제 2 제어신호(CS_IF)를 입력으로 사용하여, 상기 DACK 를 클리어시키는 DACK 클리어기; 상기 DACK 신호와 상기 CS_STATUS 및 상기 /IOR 신호를 입력으로 받아 호스트가 상기 DACK 신호의 상태를 읽을 수 있게 하는 DACK 신호 독출기; 및 호스트에서 데이타를 읽을 때 인에이블 되는 데이타 읽기 신호(/IOR)를 입력으로 받아, 데이타 버스 방향이 주변장치에서 호스트 쪽으로 바뀌게 하는 데이타 버스 전환부를 포함하는 호스트에서 주변장치로의 데이타 수신을 위한 인터페이스 제어 장치.
  3. 호스트에서 주변장치로 데이타 송신을 위한 인터페이스 방법에 있어서, 호스트가 주변장치에게 리셀신호(RST)를 보내고 주변장치는 이 신호를 받아 주변장치를 초기화하는 과정; 호스트가 주변장치에게 보내고자 하는 데이타가있을 때 전송데이타를 버스에 출력하는 제 1 과정; 호스트가 주변장치에게 보내고자 하는 데이타가 있을 때, 이를 나타내는 신호(M_DRQ)를 인에이블시키는 제 2 과정; 상기 M_DRQ 신호를 이용해서 주변장치는 호스트가 보낸 데이타를 래치(Latch)하고 나서, 래치된 데이타가 읽히고 있음을 나타내는 신호(/M_ACK)를 인에이블시키고, 데이타 버스에서 데이타를읽고 나서, 다시 상기 /M_ACK 신호를 디스에이블 시키는 제 3 과정; 상기 인에블된 /M_ACK 신호를 사용하여 상기 인에이블된 M_DRQ 신호를 클리어(Clear) 시키는 제 4 과정; 및 호스트는 상기 M_DRQ 신호를 계속 감시하고 있다가 M_DRQ 신호가클리어 되었으면, 보낸 데이타가 주변장치에 제대로 전달되었음을 알고 더 보낼 데이타가 없으면 전송을 종료하고, 만약더 보낼 데이타가 있으면 상기 M_DRQ 신호가 클리어 되기를 기다렸다가, M_DRQ 신호가 클리어되면 상기 제 1 과정에서 제4 과정을 반복하는 과정을 포함하는 호스트에서 주변장치로의 데이타 송신을 위한 인터페이스 제어 방법.
  4. 제 3 항에 있어서, 상기 제 2 과정은 호스트가 주변장치에게 보내고자 하는 데이타를 특정 어드레스에 쓰는 과정; 및 상기 특정 어드레스와 호스트의 어드레스 인에이블 신호를 포함하는 신호를 디코딩하여 생성된 제 1 제어신호(CS_IF)를 사용하여 호스트가 주변장치에게 데이타를 보내기를 요구하는 신호(M_DRQ)를 생성하는 과정을 포함하는 호스트에서 주변장치로의 데이타 송신을 위한 인터페이스 방법.
  5. 호스트가 주변장치의 데이타를 수신하기 위한 인터페이스 방법에 있어서, 호스트가 주변장치에게 리셋신호(RST)를 보내고 주변장치는 이 신호를 받아 주변장치를 초기화하는 과정; 주변장치가 전송데이타를 버스에 출력한 후, 호스트에게 주변장치의 데이타를 가져가라고 요구하는 신호(/DRQ)를 인에이블시키고 나서 상기 /DRQ 신호를 다시 디스에이블시키는 제 1 과정; 상기 /DRQ 신호를 사용하여 데이타를 처리 중임을 나타내는 신호(DACK)가 인에이블되는 제 2 과정;호스트가 상기 DACK 신호를 감시하고 있다가 DACK 신호가 인에이블되면 데이타를 읽어들이는 제 3 과정; 호스트가 데이타를 읽어 들인 후 특정 어드레스를 액세스 함으로서 발생하는 특정 신호를 사용하여 상기 DACK를 클리어 시키는 제 4 과정; 및 주변 장치는 상기 DACK 신호를 감시하고 있다가 DACK 가 클리어 되면, 보낼 데이타가 없으면 전송을 종료하고 더 있으면 상기 제 1 과정에서 제 4 과정을 반복하는 과정을 포함하는 호스트가 주변장치의 데이타를 수신하기 위한 인터페이스 제어 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011985A 1995-05-15 1995-05-15 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법 KR0143933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011985A KR0143933B1 (ko) 1995-05-15 1995-05-15 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011985A KR0143933B1 (ko) 1995-05-15 1995-05-15 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR960042375A true KR960042375A (ko) 1996-12-21
KR0143933B1 KR0143933B1 (ko) 1998-08-17

Family

ID=19414504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011985A KR0143933B1 (ko) 1995-05-15 1995-05-15 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR0143933B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497989B1 (ko) * 1997-03-21 2005-09-08 매그나칩 반도체 유한회사 풀 모델 호출 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497989B1 (ko) * 1997-03-21 2005-09-08 매그나칩 반도체 유한회사 풀 모델 호출 방법

Also Published As

Publication number Publication date
KR0143933B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US4887224A (en) Image data processing apparatus capable of high-speed data encoding and/or decoding
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
GB2235995A (en) Apparatus for read handshake in high-speed asynchronous bus interface
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR960042375A (ko) 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법
JPH08316973A (ja) 通信処理手段
KR100308146B1 (ko) 음성인식시스템의메시지처리방법
KR0154470B1 (ko) 보조제어장치와 외부장치간 정합회로
SU642701A1 (ru) Устройство дл сопр жени электронной вычислительной машины с абонентами
SU723563A1 (ru) Устройство дл сопр жени
KR960009557A (ko) 고속 병렬동기 제어버스 방식을 이용한 정합회로
JPS54140439A (en) Composite computer device
JPH0348324A (ja) プリンタインタフェース方式
JP2704135B2 (ja) 制御装置
SU1532941A1 (ru) Устройство обмена информацией
KR950010946B1 (ko) 데이타 전송 방법이 상이한 두 버스(bus) 사이의 인터페이스 장치
KR950004510B1 (ko) 퍼스널컴퓨터와 광디스크 드라이버와의 인터페이스 방법 및 회로
KR960014177B1 (ko) 병렬데이터처리시스템의 데이터통신장치
KR100253404B1 (ko) 준안정 분해 레지스터
SU1262512A1 (ru) Устройство дл сопр жени вычислительной машины с лини ми св зи
KR960042399A (ko) 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치
JPH084276B2 (ja) 全二重化デ−タ転送装置
JPH0520234A (ja) 通信制御装置
JP2000049808A (ja) 赤外線通信機能を有する外部記憶装置、データ処理装置および通信システム
JPH02284219A (ja) プリンタ光伝送方法およびその装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010330

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee