KR960039381A - 반도체 메모리 셀 및 그 제조방법 - Google Patents

반도체 메모리 셀 및 그 제조방법 Download PDF

Info

Publication number
KR960039381A
KR960039381A KR1019960002511A KR19960002511A KR960039381A KR 960039381 A KR960039381 A KR 960039381A KR 1019960002511 A KR1019960002511 A KR 1019960002511A KR 19960002511 A KR19960002511 A KR 19960002511A KR 960039381 A KR960039381 A KR 960039381A
Authority
KR
South Korea
Prior art keywords
forming
memory cell
electrode
insulating film
strained
Prior art date
Application number
KR1019960002511A
Other languages
English (en)
Inventor
요시끼 나가또모
Original Assignee
사와무라 시꼬
오끼덴끼고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시꼬, 오끼덴끼고오교 가부시끼가이샤 filed Critical 사와무라 시꼬
Publication of KR960039381A publication Critical patent/KR960039381A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

[목적] 메모리 셀의 용량을 증대시킨다.
[구성] 메모리 셀 워드선(44)에 전압이 걸려서 상승함으로써 선택되고, 그 정보의 독출과 기입을 행한다. 이 정보는, 비트선(50)을 통하여 메모리 셀 외부로부터 메모리 셀에 전해지거나, 외부에 정보를 전한다. 정보의 유지는 스트레이지(53)와 셀 플레이트 전극(55)의 사이에 형성되는 용량부에 축적된 전하이므로, 이 용량이 클수록 메모리 셀의 성능이 좋게 된다. 스트레이지 전극(53)의 구조를 비스듬히 경사를 갖는 구조로 하였으므로, 용량부가 증대한다.

Description

반도체 메모리 셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 반도체 메모리 셀을 나타내는 단면도.

Claims (4)

  1. 반도체 기판상에 형성된 스트레이지 전극과, 상기 스트레이지 전극상에 절연막과, 상기 절연막상에 셀 플레이트 전극을 구비한 반도체 메모리 셀에 있어서, 상기 스트레이지 전극은, 상기 반도체 기판의 주면방향에 대하여, 비스듬히 상방으로 경사진 평면을 갖는 것을 특징으로 하는 반도체 메모리 셀.
  2. 반도체 기판상에 형성된 스트레이지 전극과, 상기 스트레이지 전극상에 절연막과, 상기 절연막상에 셀 플레이트 전극과, 상기 스트레이지 전극을 선택하는 워드선과, 상기 스트레이지 전극에 정보의 기입 또는 독출을 하는 비트선을 구비한 반도체 메모리 셀에 있어서, 비트선상의 상기 스트레이지 전극은, 상기 반도체 기판의 주면방향에 대하여, 비스듬히 상방으로 경사진 평면을 갖는 것을 특징으로 하는 반도체 메모리 셀.
  3. 반도체 기판상에 소자분리를 위한 분리영역을 형성하는 공정과, 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막상에 워드선을 형성하는 공정과, 상기 워드선상에 제1층간 절연막을 형성하는 공정과, 상기 제1층간 절연막에 비트 콘택트를 개구하는 공정과, 비트선을 형성하는 공정과, CVD법에 의해 상기 비트선상에서 두꺼우면서 경사진 형상의 제2층간 절연막을 형성하는 공정과, 상기 제2층간 절연막상에 스트레이지 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리 셀의 제조방법.
  4. 제3항에 있어서, 상기 CVD법은, 바이어스 ECR CVD법인 것을 특징으로 하는 반도체 메모리 셀의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002511A 1995-04-17 1996-02-02 반도체 메모리 셀 및 그 제조방법 KR960039381A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7091154A JPH08288472A (ja) 1995-04-17 1995-04-17 半導体メモリセル及びその製造方法
JP95-91154 1995-04-17

Publications (1)

Publication Number Publication Date
KR960039381A true KR960039381A (ko) 1996-11-25

Family

ID=14018604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002511A KR960039381A (ko) 1995-04-17 1996-02-02 반도체 메모리 셀 및 그 제조방법

Country Status (5)

Country Link
US (1) US5973347A (ko)
EP (1) EP0739036A3 (ko)
JP (1) JPH08288472A (ko)
KR (1) KR960039381A (ko)
TW (1) TW294840B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3749776B2 (ja) 1997-02-28 2006-03-01 株式会社東芝 半導体装置
US6165864A (en) * 1998-07-28 2000-12-26 Siemens Aktiengesellschaft Tapered electrode for stacked capacitors
KR20000074263A (ko) * 1999-05-19 2000-12-15 김영환 반도체장치 및 그의 제조방법
JP2001308287A (ja) * 2000-04-26 2001-11-02 Sharp Corp 半導体装置、及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140389A (en) * 1988-01-08 1992-08-18 Hitachi, Ltd. Semiconductor memory device having stacked capacitor cells
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
US5381365A (en) * 1990-01-26 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having stacked type capacitor and manufacturing method therefor
JP2956234B2 (ja) * 1991-03-01 1999-10-04 富士通株式会社 半導体メモリ装置とその製造方法
TW203146B (ko) * 1991-03-15 1993-04-01 Gold Star Co
JPH04373168A (ja) * 1991-06-24 1992-12-25 Sharp Corp 半導体記憶装置の製造方法
KR950012554B1 (ko) * 1992-06-24 1995-10-18 현대전자산업주식회사 고집적 반도체소자의 전하저장전극 제조방법
KR960012257B1 (ko) * 1993-02-12 1996-09-18 엘지반도체 주식회사 반도체 장치의 캐패시터 노드 제조방법
JP3132535B2 (ja) * 1993-04-02 2001-02-05 新日本製鐵株式会社 半導体メモリの製造方法

Also Published As

Publication number Publication date
US5973347A (en) 1999-10-26
JPH08288472A (ja) 1996-11-01
EP0739036A2 (en) 1996-10-23
TW294840B (ko) 1997-01-01
EP0739036A3 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
US5043780A (en) DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance
US5798965A (en) Dynamic random access memory having no capacitor and method for fabricating the same
US5389567A (en) Method of forming a non-volatile DRAM cell
US5930106A (en) DRAM capacitors made from silicon-germanium and electrode-limited conduction dielectric films
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR910006977A (ko) 분리병합형 홈의 구조를 갖는 d램 셀과 그 제조방법
US4811067A (en) High density vertically structured memory
KR840005887A (ko) 반도체 메모리 장치
JP2621181B2 (ja) Ｍｉｓ型半導体記憶装置
US7498207B2 (en) Semiconductor memory device and manufacturing method of the same
US6404667B1 (en) 2T-1C ferroelectric random access memory and operation method thereof
US5268322A (en) Method of making DRAM having a stacked capacitor
KR960039381A (ko) 반도체 메모리 셀 및 그 제조방법
US5027173A (en) Semiconductor memory device with two separate gates per block
JPH01100960A (ja) 半導体集積回路装置
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
JP2936659B2 (ja) ダイナミック型メモリ装置
KR920022528A (ko) 스택 캐패시터 셀을 자는 반도체 메모리 디바이스
KR100269207B1 (ko) 공통 워드라인을 갖는 단일 트랜지스터 강유전체 랜덤 액세스메모리 및 그 작동 방법
JPH0691216B2 (ja) 半導体記憶装置
JPS63219154A (ja) 半導体装置
KR100239461B1 (ko) 디램셀의 구조
KR0133831B1 (ko) 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법
JPS60257560A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030228

Effective date: 20041130