KR960039277A - 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조 - Google Patents

반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조 Download PDF

Info

Publication number
KR960039277A
KR960039277A KR1019950010112A KR19950010112A KR960039277A KR 960039277 A KR960039277 A KR 960039277A KR 1019950010112 A KR1019950010112 A KR 1019950010112A KR 19950010112 A KR19950010112 A KR 19950010112A KR 960039277 A KR960039277 A KR 960039277A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
semiconductor substrate
boundary
region
Prior art date
Application number
KR1019950010112A
Other languages
English (en)
Inventor
노병혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950010112A priority Critical patent/KR960039277A/ko
Publication of KR960039277A publication Critical patent/KR960039277A/ko

Links

Landscapes

  • Element Separation (AREA)

Abstract

필드영역 활성영역이 만나는 부분에 버즈비크형 산화막을 형성시켜 이를 이용하여 경계부분의 급격한 단차를 완화하는 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조에 관해 개시한다. 본 발명의 경계영역을 반도체기판, 상기 반도체기판상에 형성된 활성영역과 트랜치, 상기 트랜치상에 형성된 얇은 산화막, 상기 트랜치상에 형성된 제2 절연막 및 상기 활성영역과 제2 절연막의 경계에 형성된 버즈비크형 산화막으로 구비한다.
본 발명에 의하면, 활성 및 필드영역의 경계부분의 모서리에 전계의 집중을 완화할 수 있고, 섭-드레쉬홀드(sub-threshold)곡선상의 험프(hump)를 제거할 수 있다.

Description

반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4I는 본 발명을 이용한 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조를 단계별로 나타낸 도면들이다.

Claims (4)

  1. 반도체기판상에 패드산화막 및 제1 절연막을 순차적으로 형성하여 활성영역과 필드영역과 필드영역을 형성하는 단계; 상기 제1 절연막을 패터닝하여 필드영역상에 창을 형성한는 단계; 상기 창에 두께가 식 T1〉T2+T(T1:필드산화막의 두께, T2: 패드산화막의 두께,T:제거되는 버즈비크산화막의 두께)을 만족하고 버즈비크의 길이가 식 L〉T2+T(:버즈비크의 측방향 길이, T2: 패드산화막의 두께,T : 제거되는 버즈비크산화막의 두께)를 만족하도록 로코스형 필드산화막을 형성하는 단계; 상기 로코스형 필드산화막을 식각하여 상기 반도체기판을 노출시키는 단계; 상기 창에 노출된 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치상에 산화막을 얇게 형성하는 단계; 상기 트랜치를 매립하면서 상기 반도체기판상에 제2 절연막을 형성하는 단계; 상기 제2 절연막을 상기 제1 절연막의 표면과 같은 높이로 식각하는 단계; 상기 제1 절연막을 습식각으로 제거하는 단계; 및 상기 반도체기판 전면을 식각하여 상기 패드산화막을 제거하고 동시에 상기2 절연막을 상기 반도체기판의 표면보다 낮게 식각하여 상기 버즈비크의 일부분을 상기 활성영역과 필드영역의 경계부분에 남겨서 경계부분을 완만하게 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법.
  2. 제1항에 있어서, 상기 제2 절연막은 HTO, BPSG 및 USG로 이루어진 일군중 선택된 어느하나를 사용하여 형성하는 것을 특징으로 하는 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법.
  3. 반도체기판; 상기 반도체기판상에 형성된 활성영역과 필드영역; 상기 필드영역에 형성된 트랜치; 상기 트랜치상에 형성된 얇은 산화막; 및 상기 반도체기판 표면보다 낮게 형성된 필드영역의 제2 절연막과 상기 활성영역의 경계부분을 완만하게 형성한 버즈비크형 산화막을 구비하는 것을 특징으로 하는 반도체장치의 활성영역과 트랜치형 필드영역경계의 구조.
  4. 제3항에 있어서, 상기 제2 절연막은 HTO, BPSG 및 USG로 이루어진 일군중 선택된 어느하나를 구비하는 것을 특징으로 하는 반도체장치의 활성영역과 트랜치형 필드영역경계의 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010112A 1995-04-27 1995-04-27 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조 KR960039277A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010112A KR960039277A (ko) 1995-04-27 1995-04-27 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010112A KR960039277A (ko) 1995-04-27 1995-04-27 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조

Publications (1)

Publication Number Publication Date
KR960039277A true KR960039277A (ko) 1996-11-21

Family

ID=66523835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010112A KR960039277A (ko) 1995-04-27 1995-04-27 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조

Country Status (1)

Country Link
KR (1) KR960039277A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452246B1 (en) 1999-07-16 2002-09-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an improved isolation structure, and method of manufacturing the semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452246B1 (en) 1999-07-16 2002-09-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an improved isolation structure, and method of manufacturing the semiconductor device
KR100403525B1 (ko) * 1999-07-16 2003-11-01 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US6855615B2 (en) 1999-07-16 2005-02-15 Renesas Technology Corp. Method of manufacturing semiconductor device having an improved isolation structure

Similar Documents

Publication Publication Date Title
US4373965A (en) Suppression of parasitic sidewall transistors in locos structures
KR950021347A (ko) 반도체장치의 제조방법
KR910005384A (ko) 반도체 디바이스 내의 코프래너한 자기- 정합 접촉 구조물의 제조방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
EP1280191A3 (en) A method to form elevated source/drain regions using polysilicon spacers
KR960039277A (ko) 반도체장치의 활성영역과 트랜치형 필드영역경계의 형성방법 및 구조
EP0293979A2 (en) Zero bird-beak oxide isolation scheme for integrated circuits
KR100682132B1 (ko) 반도체 디바이스 제조 방법
US5541136A (en) Method of forming a field oxide film in a semiconductor device
KR0160115B1 (ko) Mos 트랜지스터의 트랜치 로칼 산화 공정 방법
KR980006078A (ko) 반도체장치의 소자 분리막 형성방법
JP3146554B2 (ja) 素子分離方法
KR0125312B1 (ko) 반도체 소자의 필드산화막 형성방법
KR970018141A (ko) 실리콘 기판의 트랜치(Trench) 에칭 방법
KR100541698B1 (ko) 반도체소자의 격리영역 형성방법
KR19990000764A (ko) 반도체장치의 소자격리방법
KR970018713A (ko) 반도체 장치 및 그 제조 방법
KR960019513A (ko) 반도체 소자의 콘택 형성 방법
KR960043096A (ko) 반도체 소자 분리 방법
JPS5923101B2 (ja) 半導体装置の製造方法
KR960002832A (ko) 반도체 소자의 저장전극 제조방법
KR970003683A (ko) 반도체 소자 제조방법
KR960039270A (ko) 반도체소자 격리막 및 그 제조방법
KR980005439A (ko) 반도체 장치의 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination