KR960035833A - 초소형 반도체 디바이스 및 조립과 접속 방법 - Google Patents
초소형 반도체 디바이스 및 조립과 접속 방법 Download PDFInfo
- Publication number
- KR960035833A KR960035833A KR1019960005885A KR19960005885A KR960035833A KR 960035833 A KR960035833 A KR 960035833A KR 1019960005885 A KR1019960005885 A KR 1019960005885A KR 19960005885 A KR19960005885 A KR 19960005885A KR 960035833 A KR960035833 A KR 960035833A
- Authority
- KR
- South Korea
- Prior art keywords
- layers
- pattern edge
- layer
- edge
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 10
- 238000000034 method Methods 0.000 title claims 5
- 239000000758 substrate Substances 0.000 claims abstract 11
- 239000000463 material Substances 0.000 claims abstract 8
- 238000000059 patterning Methods 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
- H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
기판의 플레이너 표면을 패터닝하여 패턴 에지(예컨데 메사)를 형성하고 패턴 에지에 대하여 오버라잉 관계로 반도체 물질의 다수의 층을 형성하여 층에 불연속성이 발생하고 패턴에지의 한 측면의 제1층이 패턴 에지의 다른 측면의 별개의 층과 결합하여 전기적 접촉을 이루는 것을 포함하는 초소형 반도체 디바이스 및 그 조립 방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명을 구체적으로 설명하는 공진 상호 밴드 터널링 다이오드에 대한 개략 단면도.
Claims (4)
- 반도체 디바이스 조립 방법에 있어서, 플레이너(planar) 표면을 갖는 지지 기판을 제공하는 단계와, 제1패턴 에지를 형성하기 위해 기판의 플레이너 표면을 패터닝하는 단계와, 제1패턴 에지의 반대 측면에 대해 오버라잉 관계로 적어도 반도체 디바이스를 부분적으로 규정하는 물질의 다수의 오버라잉층을 연속적으로 형성하여 제1패턴 에지의 층에 불연속성이 발생되고 제1패턴 에지의 반대 측면중 하나 위의 다수층중의 제1층이 제1패턴 에지의 반대 측면의 다수층 중의 별개의 층과 결합되어 전기적 접촉을 이루는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 조립방법.
- 반도체 디바이스 조립 방법에 있어서, 플레이너 표면을 갖는지지 기판을 제공하는 단계와, 측벽으로써 제1패턴 에지를 형성하기 위해 상기 기판의 상기 플레이너 표면을 패터닝하는 단계와, 제1패턴 에지의 측벽을 포함하는 상기 기판 표면위에 물질층을 적합하게 형성하는 단계와, 물질층의 정성된 두께가 상기 측벽을 덮어두도록 물질층을 이방성으로 제거하는 단계와, 마스크로서 상기 측벽을 덮는 상기 물질층의 정선된 상기 두께를 이용하므로써 제1패턴 에지로부터의 상기 정선된 두께가 일정한 간격으로 옆으로 놓이는 제2패턴 에지를 형성하도록 상기 기판의 표면을 에칭하는 단계와, 상기 측벽을 덮는 물질층의 정선된 두께를 제거하는 단계와, 각각의 제1 및 제2패턴 에지의 제1 및 제2반대측면에 대항 오버라잉 관계로 최소한 부분적으로 반도체 디바이스를 규정하는 물질층의 다수의 오버라잉층을 형성하여 각각의 제1 및 제2패턴 에지의 층에서 불연속성이 발생되며 상기 제1패턴 에지의 제1반대 측면의 다수의 층중 제1층이 제1패턴 에지의 제2반대 측면의 다수의 층중 제2층과 결합되어 전기적 접촉을 이루며 상기 제2패턴 에지의 제1반대 측면의 다수의 층중 제3층이 상기 제2패턴 에지의 제2반대 측면의 다수의 층중 제4층과 결합되어 전기적 접촉을 이루는 것을 특징으로 하는 반도체 장치 조립방법.
- 반도체 디바이스에 있어서, 플레이너 표면을 갖는 지지 기판과, 상기 기판의 상기 플레이너 표면에 형성된 제1패턴 에지와, 상기 제1패턴 에지의 반대 측면에 오버라잉 관계로 연속적으로 위치하고 반도체 디바이스를 최소한 부분적으로 규정하여 불연속성이 상기 제1패턴 에지의 상기 층에 발생되고 상기 제1패턴에지의 상기 반대 측면중 하나의 다수의 층중 제1층이 상기 제1패턴 에지의 상기 반대측면의 또다른 곳의 상기 다수의 층중 별개의 층과 결합하여 전기적 접촉을 이루는 다수의 오버라잉 물질층을 포함하는 것을 특징으로 하는 반도체 디바이스.
- 반도체 디바이스에 있어서, 플레이너 표면을 갖는지지 기판과, 상기 기판의 플레이너 표면에 형성된 제1패턴 에지와, 상기 제1패턴 에지로부터 정선된 간격을 횡방향으로 두는 제2패턴 에지와, 각각의 제1 및 제2패턴 에지의 제1 및 제2반대 측면에 대해 오버라잉 관계로 반도체 디바이스를 최소한 부분적으로 규정하여 각각의 상기 제1 및 제2패턴 에지의 층에서 불연속성이 발생하며 상기 제1패턴 에지의 상기 제1반대 측면의 다수의 층중 제1층이 상기 제1패턴 에지의 상기 제2반대 측면의 다수의 층중 제2층과 결합하여 전기적 접촉을 이루며 상기 제2패턴 에지의 상기 제1반대 측면의 상기 다수의 층중 제3층이 상기 제2패턴 에지의 상기 제2반대 측면의 상기 다수의 층중 제4층과 결합하여 전기적 접촉을 이루는 다수의 오버라잉 물질층을 포함하는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US399809 | 1995-03-07 | ||
US08/399,809 US5659179A (en) | 1995-03-07 | 1995-03-07 | Ultra-small semiconductor devices having patterned edge planar surfaces |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960035833A true KR960035833A (ko) | 1996-10-28 |
Family
ID=23581045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960005885A KR960035833A (ko) | 1995-03-07 | 1996-03-07 | 초소형 반도체 디바이스 및 조립과 접속 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5659179A (ko) |
EP (1) | EP0731502A3 (ko) |
JP (1) | JPH08274352A (ko) |
KR (1) | KR960035833A (ko) |
CN (1) | CN1091945C (ko) |
TW (1) | TW312024B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956568A (en) * | 1996-03-01 | 1999-09-21 | Motorola, Inc. | Methods of fabricating and contacting ultra-small semiconductor devices |
AU2001266561A1 (en) * | 2000-05-02 | 2001-11-12 | Kerri J. Blobaum | Reactive multilayer structures for ease of processing and enhanced ductility |
CN105355667A (zh) * | 2015-10-26 | 2016-02-24 | 四川大学 | 一种产生负微分电阻的共振隧穿二极管 |
US11535951B1 (en) | 2018-06-06 | 2022-12-27 | United States Of America As Represented By The Secretary Of The Air Force | Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5924554B2 (ja) * | 1979-10-05 | 1984-06-09 | セイコーエプソン株式会社 | 太陽電池の構造 |
JPS58216486A (ja) * | 1982-06-10 | 1983-12-16 | Kokusai Denshin Denwa Co Ltd <Kdd> | 半導体レ−ザおよびその製造方法 |
EP0157555B1 (en) * | 1984-03-27 | 1990-10-03 | Matsushita Electric Industrial Co., Ltd. | A semiconductor laser and a method of producing the same |
US4939556A (en) * | 1986-07-10 | 1990-07-03 | Canon Kabushiki Kaisha | Conductor device |
JPS642373A (en) * | 1987-06-24 | 1989-01-06 | Sharp Corp | Field-effect transistor |
JP2722885B2 (ja) * | 1991-09-05 | 1998-03-09 | 三菱電機株式会社 | 電界効果トランジスタ |
JP3182892B2 (ja) * | 1992-07-03 | 2001-07-03 | 松下電器産業株式会社 | 量子素子の製造方法 |
-
1995
- 1995-03-07 US US08/399,809 patent/US5659179A/en not_active Expired - Lifetime
-
1996
- 1996-03-04 TW TW085102588A patent/TW312024B/zh active
- 1996-03-04 EP EP96103291A patent/EP0731502A3/en not_active Withdrawn
- 1996-03-06 CN CN96102200A patent/CN1091945C/zh not_active Expired - Fee Related
- 1996-03-06 JP JP8079564A patent/JPH08274352A/ja active Pending
- 1996-03-07 KR KR1019960005885A patent/KR960035833A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TW312024B (ko) | 1997-08-01 |
US5659179A (en) | 1997-08-19 |
JPH08274352A (ja) | 1996-10-18 |
EP0731502A3 (en) | 1999-01-20 |
CN1137169A (zh) | 1996-12-04 |
EP0731502A2 (en) | 1996-09-11 |
CN1091945C (zh) | 2002-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960030441A (ko) | 전계효과트랜지스터 및 그 제조방법 | |
KR970076033A (ko) | 액정표시장치의 제조방법 | |
KR970077750A (ko) | 광학 반도체 소자 및 이의 제조 방법 | |
KR970062775A (ko) | 액정표시소자의 블랙매트릭스 및 그 제조방법 | |
KR980005302A (ko) | 반도체 소자 제조용 콘택 마스크 | |
KR950035057A (ko) | 표면탄성파소자 | |
KR960035833A (ko) | 초소형 반도체 디바이스 및 조립과 접속 방법 | |
KR970060467A (ko) | 반도체장치 | |
MY128407A (en) | Flexible composite sheet | |
KR910013570A (ko) | 쇼트키.다이오드 | |
KR970060419A (ko) | 퓨즈층을 갖는 반도체 장치 | |
JPH04312002A (ja) | 誘電体フィルタ | |
KR930020590A (ko) | 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법 | |
KR890013839A (ko) | 반도체 레이저 장치 및 그 제조방법 | |
KR910019194A (ko) | 반도체장치 및 그 제조방법 | |
KR970008640A (ko) | 반도체 장치 | |
KR970063502A (ko) | 반도체소자의 바디-콘택구조 | |
EP0886181A3 (en) | Micro structure and its manufacture method | |
KR920015650A (ko) | 반도체 발광소자 및 그 제조방법 | |
EP0225001A3 (en) | Heterostructure semiconductor diodes | |
JPS647681A (en) | Distributed reflex semiconductor laser | |
KR970018737A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
KR930003367A (ko) | 주변부에 메탈 배선을 가진 반도체 장치 | |
KR980005380A (ko) | 얼라인 마크의 형성 방법 | |
KR940008067A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |