KR960030239A - 강유전체 메모리 장치 및 그것의 동작 제어 방법 - Google Patents
강유전체 메모리 장치 및 그것의 동작 제어 방법 Download PDFInfo
- Publication number
- KR960030239A KR960030239A KR1019960000911A KR19960000911A KR960030239A KR 960030239 A KR960030239 A KR 960030239A KR 1019960000911 A KR1019960000911 A KR 1019960000911A KR 19960000911 A KR19960000911 A KR 19960000911A KR 960030239 A KR960030239 A KR 960030239A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal line
- ferroelectric
- data signal
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
강유전체를 사용한 불휘발성 메모리 장치에 있어서 종래문제로 되었던 메모리 셀로부타 데이타 판독을 할 때의 강유전체의 분극 반전 전하 이외의 노이즈 저하에 의해 강유전체 커패시터 양전극간에 충분한 전압이 걸리지 않게 되는 무제를 해결하다.
메모리 셀(101)로부터 데이타를 판독할때에 데이타 신호선(12,/12)의 전압 변동을 억제하고 강유전체 커패시터(104)의 양전극간에 확실하게 항 전압 이상의 전압을 거는 수단으로서 데이타 선의 기생용량치를 일시적으로 최적치로 설정할 수 있는 수단을 구비하므로서 강유전체 메모리 장치를 안정하게 동작시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예의 데이타 신호선의 기생용량치를 트랜지스터와 커패시터로 형성되는 회로를 설치해서 조절하는 강유전체 메모리 장치의 회로도. 제7도는 본 발명의 제5의 실시예인 데이타 신호선의 기생용량치를 트랜지스터와 커패시터로 형성되는 회로를 설치하여 조절하는 강유전체 메모리 장치의 회로도. 제9도는 본 발명의 제6의 실시예인 다수의 데이타 신호선을 접속하는 것으로 데이타 신호선 기생용량치를 조절하는 강유전체 메모리 장치의 회로도. 제11도는 본 발명의 제7실시예인 복수의 데이타 신호선을 접속하므로서 데이타 신호선 기생용량치를 조절하는 강유전체 메모리 장치의 회로도.
Claims (24)
- 강유전체 메모리 장치에 있어서, 강유전체 재료들 사용한 강유전체 커패시터 데이타의 입출력을 행하는 데이타 신호선, 어드레스 신호에 대응해서 선택되는 선택신호선, 강유전체 커패시터와 데이타 신호선 사이에 설치되고 또한 선택 신호선에 의해 선택 제어되는 스위치 수단으로 형성되고 강유전체 커패시터의 분극상태를 기억 데이타에 대응시키고 강유전체 커패시터의 양전극 간에 제로가 아닌 제1의 전압을 걸었을 때에 강유전체 커패시터와 데이타 신호선 사이에 흐르는 전류가 강유전체 커패시터의 분극 상태에 의해 다른것을 이용하고 전류의 기억 데이타에 의한 차이를 검지하는 내지는 전류의 차이에 의해 데이타 신호선 위에 나타나는 전압의 차이를 검지하므로서 기억되어 있던 데이타의 판독을 행하는 메모리셀, 자수의 메모리 셀이 접속된 데이타 신호선을 기억되어 있던 데이타에 의한 전류의 차01를 검지하는 회로인 전류형 센스 증폭기 또는 전압의 차이를 검지하는 회로인 전압형 센스 증폭기에 입력한 단위 메모리 셀 어레이, 단위 메모리 셀 어레이를 복수배열한 메모리 셀 어레이를 구비하고, 상기 한 선택신호선을 메모리 셀이 선택 상태로되는 제2의 전압에 설정하고 메모리 셀에서 데이타를 데이타 신호선 상에 판독할 때에 강유전체 커패시터의 분극에 의한 전류 이외의 요인에 의해 데이타 신호선 전압이 변동하는 것을 억제하기 위해 데이타 판독 동작시에 일시적으로 데이타 신호선의 기생용량치를 제어하는 수단을 구비하는 것을 특징으로 하는 강유전체 메모리 장치.
- 제1항에 있어서, 상기 한 메모리셀이 1 개 이상의 강유전체 커패시터와 1개 이상의 트랜지스터로 형성되는것을 특징으로 하는 강유전체 메모리장치.
- 제2항에 있어서, 상기 한 메모리 셀이 1개의 강유전체 커패시터와 1 개의 트랜지스터로 구성되고 강유전체커패시터의 제1 및 제2의 단자를 각각 트랜지스터의 소스단자 및 플레이트선에 접속하고 트랜지스터의 드레인 단자를 데이타 신호선에 접속하고 트랜지스터의 게이트 단자를 선택신호선에 접속한 것을 특징으로하는 강유전체 메모리장치.
- 제2항에 있어서, 상기 한 메모리 셀이 2 개의 강유전체 커패시터와 2 개의 트랜지스터로 구성되고 제1의 강유전체 커패시터의 제1 및 제2의 단자를 각각 제1의 트랜지스터의 소스단자 및 플레이트선에 접속하고 제1의 트랜지스터의 드레인 단자를 제1의 데이타 신호선에 게이트 단자을 선택신호선에 각각 접속하고 제2의 강유전체 커패시터의 제1 및제2단자를 각각 제2의 트랜지스터의 소스단자 및 플레이트선에 접속하는 제2의 트랜지스터의 드레인 단자를 제2의 데이타신호선에 게이트 단자를 선택신호선에 각각 접속한 것을 특징으로 하는 강유전체 메모리 장치.
- 제2항에 있어서, 상기 한 메모리 셀이 1개의 강유전체 커패시터와 2개의 트랜지스터로 구성되고 강유전체커패시터의 제1 및 제2의 단자를 각각 제1 및 제2의 트랜지스터의 소스 단자에 접속하고 제1의 트랜지스터의 드레인 단자를 제1의 데이타 신호선에 게이트 단자를 선택신호선에 각각 접속하고 제2의 트랜지스터의 드레인 단자를 제2의 데이타신호선에 게이트 단자들 선택신호선에 각각 접속한 것을 특징으로 하는 강유전체 메모리 장치.
- 제1항에 있어서, 상기 한 메모리셀이 복수의 트랜지스터 또는 복수의트랜지스터와 수동소자와의 조합으로구성되는 플립플롭회로와 1개 또는 다수의 강유전체 커패시터로 형성되는 것을 특징으로 하는 강유전체 메모리 장치.
- 제6항에 있어서, 상기 한 메모리 셀이 복수의 트랜지스터 또는 복수의트랜지스터와 수동소자와의 조합으로구성되는 플립플롭 회로와 2 개의 강유전체 커패시터로 구성되고 플립플롭 회로의 2 개의 단자인 데이타 신호선물 전류형센스 증폭기 내지는 전압형 센스증폭기로 이어지는 신호선짝에 각각 제1, 제2의 트랜지스터 게이트를 거쳐서 접속하고 데이타 신호선물 각각 제3, 제4의 트랜지스터 게이트를 거쳐서 2 개의 강유전체 커패시터의각각의 제1의 단자와 접속하고제1, 제2의 트랜스퍼 게이트의 게이트 제어 신호단자를 선택신호선에 접속하고제3, 제4의 트랜스퍼 게이트의 게이트 제어신호 단자를 제어신호선에 접속하고 2 개의 강유전체 커패시터의 각각의 제2의 단자를 플레이트선에 접속한 것을 특징으로 하는 강유전체 메모리장치.
- 제1항 내지 제7항중 어느 한 항에 기재한 강유전체 메모리 장치의 동작을 제어하는 방법에 있어서, 메모리셀에 기억되어 있는 데이타를 판독할때에 데이타 신호선의 전압을 제3의 전압에 설정하고 플레이트 선의 전압을 데이타판독 등작 전의 전압인 제4의 전압에서, 제3의 전압과 다른 제5의 전압으로 구동하고 선택신호선의 전압을 메모리 셀이선택 상태로되는 제2의 전압으로 설정해서 강유전체 커패시터의 제1과 제2의 단자간에 전압차를 일으키므로서 데이타 신호선 상에 메모리셀이 기억하고 있는 데이타에 대응하는 신호를 출력시키는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제8항에 있어서, 상기 한 데이타 신호선의 기생용량치를 CD, 강유전체의 상유전체 성분의 용량치를 CS, 강유전체 커패시터의 항전계에 강유전체의 막 두께를 곱해서 전압으로 환산한 값인 항전압물 VC, 제4의 전압을 VPLO, 재5의전압을 VPL, 제3의 전압을 VDLO, 메모리 셀내의 스위치 수단과 강유전체 커패시터틀 접속한 절점의 데이타, 판독 동작전의 전압물 VSO 로 로 한 경우 각각의 량 사이에,인 관계가 성립하도록 데이타 신호선의 기생용량치 CD를 설정하므로서 데이타 판독시에 플레이트 선을 구동하는 것으로 의한 데이타 신호선 전압 변동을 억제하고 강유전체 커패시터의 제1과 제2의 전극간에 항전계 이상의 전계를 가지는 것을 특징으로 하는 강유전체 메모리장치의 동작 제어방법.
- 제1항 내지 제7항중 어느 한 항에 기재한 강유전체 메모리 장치의 등작을 제어하는 방법에 있어서, 메모리 셀에 기억되어 있는 데이타를 판독할때에 데이타신호선의 전압을 제3의 전압에 절정하고 플레이트 선의 전압을 일정 전압이면서 또한 제3의 전압과 다른 제6의 전압에 설정하고 선택신호선의 전압을 상기한 메모리셀이 선택상태로 되는 제2의 전압으로 설정해서 강유전체 커패시터의 제1과 제2의 단자간에 전압차를 발생시키므로서 데이타 신호선 위에 메모리셀이기억되어 있는 데이타에 대응하는 신호를 출력시키는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제10항에 있어서, 상기 한 데이타 신호선의 기생용량치를 CD, 강유전체 커패시터의 상유전체 성분의 용량치를 CS, 강유전체 커패시터의 항전계에 강유전체의 막두께를 곱해서 전압으로 환산한 값인 항전압을 VC, 제6의 전압을 VPLC, 제3의 전압을 VDLO, 메모리셀 내의 스위치 수단과 강유전체 커패시터를 접속한 절정의 데이타 판독 동작전의 전압을 VSO로 한 경우 각각의 량 사이에인 관계가 성립히도록 데이타 신호선의 기생용량치 CD를 설정하므로서 데이타 판독시의 덱이타 신호선 전압 변동을 억제하고 강유전에 커패시터의 제1과 제2의 전극간에 항전계 이상의 전계를 거는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제8항에 있어서, 상기 한 메모리 셀에서 판독되는 신호 전압치를 VSIG, 전압형 센스 증폭기가 정상으로 데이타틀 증폭할 수 있는 최소의 신호 전압인 전압분핵능을 VSE로 한 경우 각각의 량사이에VSIG≥VSE인 관계가 성립하는 것을 특징으로 하는 강유전체 메모리장치의 동작 제어 방법.
- 제8항에 있어서, 상기 한 데이타 신흐선의 기생용량치를 CD, 강유전체 커패시터의 상유전체 성분의 용량치를 CS, 강유전체 커패시터의 잔류분극 전하를 Qr, 전압형 센스 증폭기가 정상으로 데이타를 증폭할 수 있는 최소의 신호전압인 전압 분해능을 VSE 로 한 경우 각각의 량 사이에,인 관계가 성립하도록 데이타 신호선의 기생 용량치 CD틀 설정하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제8항에 있어서, 상기 한 데이타신호선의 기생용량치를 CD, 강유전체커패시터의 상유전체 성분의 용량치를 CS, 강유전체 커패시터의 잔류 분극 전하를 Qr, 전압형 센스 증폭기가 정상으로 데이타를 증폭할 수 있는 최소의 신호 전압인 전압분해능을 VSE로 한 경우 각각의 량 사이에인 관계가 성립하도록 데이타 신호선의 기생용량치CD를 설정한 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제9항, 제11항, 제13항 또는 제14항의 강유전체 메로리 장치에 있어서, 선택신호선을 메모리 셀이 선택상태로 되는 전압으로 설정해서 데이타를 메모리 셀에서 데이타 신호선에 판독할 때에 데이타 신호선 기생용량치 CD를 제9항, 제11항, 제13항, 제14항에 기재된 관계식을 단족시키도록 설정하는 수단을 구비하는 것을 특징으로 하는 강유전체 메모리 장치.
- 제15항에 있어서, 상기 한 데이타 신호선은 기생용량치 CD의 설정수단으로서 데이타 신호선에 제어신호에따라 선택 제어되는 스위치 수단 및 커패시터로 구성이되는 회로를 접속하는 데이타를 판독 할때에 스위치수단을선택 상태로 하여 데이타 신호선과 커패시터를 접속하므로서 청구항 제9항, 제11항, 제13항, 제14항에 기재된 관계식을 만족시키도록 데이타 신호선 기생용량치 CD를 설증하는 것을 특징으로 하는 강유전체 메모리 장치.
- 제16항에 있어서, 상기 한 스위치 수단 및 커패시터로 구성이 되는 회로로서1 개 또는 다수의 메로리 셀을사용하는 것을 특징으로 하는 강유전체 메모리 장치.
- 제16항 또는 제17항에 기재된 강유전체 메모리 장치의 동작 제어 방법에 있어서, 선택된 메모리 셀에서데이타를 판독한 후 전류형 센스증폭기 또는 전압형 센스증폭기를 활성화 해서 판독한 데이타의 증폭 동작을 행하기전 내지는 증폭 동작을 행하고 있는 동안 내지는 증폭동작 완료 후에 스위치 수단을 비선택상태로 하고 커패시터와 데이타 신호선을 비접속상태로 하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제16항 또는 제17항에 기재된 강유전체 메모리 장치의 동작 제어 방법애 있어서, 강유전체 메모리 장치의외부로부터 입력되는 데이타를 선택된 메모리 셀에 대해서 기입할 때는 스위치수단을 비선택 상태로 하고 커패시터와 데이타 신호선을 비접속상태로 하는 것들 특징으로 하는 강유전체 메모리 장치의 동작 제어방법.
- 제15항이 있어서, 상기 한 데이타 신호선의 기생용량치 CD의 설정수단으로서 복수의 데이타 신호선을 제어 신호에 의해 선택 제어되는 스위치 수단을 거쳐서 접속하고 데이타를 판독할 때에 스위치 수단을 선택 상태로하여 인접 데이타 신호선 끼리를 서로 접속하므로서 제9항, 제11항, 제13항, 제14항에 기재된 관계식을 만족시키도록 데이타 신호선 기생용량치를 CD를 설정하는 것을 특징으로 하는 강유전체 메모리 장치.
- 제20항에 기재한 강유전체 메모리 장치의 동작 제어 방법에 있어서, 선택된 메모리 셀로부터 대이타를 판독한 후 상기 전류형센스증폭기 또는 전압형 센스 증폭기를 활성화해서 판독한 데이타의 증폭동작을 행하기전 내지는 증폭 동작을 행하고 있는 동안 내지는 증폭동작완료 후에 상기 스위치 수단을 비선택 상태로 하고 복수의 데이타 신호선 끼리를 비접속 상태로 하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제10항에 있어서, 상기 한 메모리 셀에서 판득되는 신호 전압치를 VSIG, 전압형 센스 증폭기가 정상으로데이타를 증폭할 수 있는 최소의 신호 전압인 전압분해능을 VSE 로 한 경우 각각의 량 사이에 VS1G≥VSE인 관계가 성립하는 것을 특징으로 하는 강유전체 메모 리장치의 동작 제어 방법.
- 제10항에 있어서, 상기 한 데이타 신호선의 기생용량치를 CD, 강유전체 커패시터의 상유전체 성분은 용량치를 CS, 강유전체 커패신터의 잔류분극 전하를 Qr, 전압형 센스 증폭기가 정상으로 데이타를 증폭한 수 있는 최소의 신호전압인 전압 분해능을 VSE로 한 경우 각각의 량 사이에,인 관계가 성립하도록 데이타 신호선의 기생 용량치 CD를 설정하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
- 제10항에 있어서, 상기 한 데이타 신호선의 기생용량치를 CD, 강유전체 커패시터의 상유전체 성분은 용량치를 CS, 강유전체 커패시터의 잔류 분극 전하를 Qr. 전압형 센스 증폭기가 정상으로 데이타를 증폭할 수 있는 최소의 신호전압인 전압분해능을 VSE로한 경우 각각은 량 사이에인 관계가 성립하도록 데이타 신호선의 기생용량치 CD를 설정한 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-000064 | 1995-01-04 | ||
JP00006495A JP3186485B2 (ja) | 1995-01-04 | 1995-01-04 | 強誘電体メモリ装置およびその動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960030239A true KR960030239A (ko) | 1996-08-17 |
KR100201735B1 KR100201735B1 (ko) | 1999-06-15 |
Family
ID=11463771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960000911A KR100201735B1 (ko) | 1995-01-04 | 1996-01-04 | 강유전체 메모리 장치 및 그것의 동작 제어 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5617349A (ko) |
EP (1) | EP0721191B1 (ko) |
JP (1) | JP3186485B2 (ko) |
KR (1) | KR100201735B1 (ko) |
DE (1) | DE69621165T2 (ko) |
TW (1) | TW304263B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626924B1 (ko) * | 1998-02-12 | 2006-09-20 | 지멘스 악티엔게젤샤프트 | 메모리 셀 장치 및 그 제조 방법 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3127751B2 (ja) * | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
KR960038973A (ko) * | 1995-04-25 | 1996-11-21 | 이데이 노부유키 | 강유전체기억장치 |
JPH09120685A (ja) * | 1995-10-24 | 1997-05-06 | Sony Corp | 強誘電体記憶装置 |
WO1998056003A1 (fr) * | 1997-06-05 | 1998-12-10 | Matsushita Electronics Corporation | Dispositif a memoire ferroelectrique et son procede de commande |
JP3196824B2 (ja) * | 1997-07-16 | 2001-08-06 | 日本電気株式会社 | 強誘電体メモリ装置 |
JP3875416B2 (ja) * | 1998-11-11 | 2007-01-31 | 富士通株式会社 | 強誘電体記憶装置 |
US6147895A (en) * | 1999-06-04 | 2000-11-14 | Celis Semiconductor Corporation | Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same |
KR100339415B1 (ko) * | 1999-09-08 | 2002-05-31 | 박종섭 | 불휘발성 강유전체 메모리 장치 |
JP2001297593A (ja) | 2000-04-10 | 2001-10-26 | Nec Corp | 半導体記憶装置及びデータ出力方法 |
JP4405094B2 (ja) * | 2001-01-29 | 2010-01-27 | Okiセミコンダクタ株式会社 | 強誘電体メモリ |
JP3936599B2 (ja) * | 2002-02-25 | 2007-06-27 | 富士通株式会社 | 半導体メモリ |
CN1695200B (zh) * | 2003-02-27 | 2010-04-28 | 富士通微电子株式会社 | 半导体存储装置 |
JP3887348B2 (ja) * | 2003-05-16 | 2007-02-28 | 株式会社東芝 | 半導体記憶装置 |
JP2008217937A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 強誘電体記憶装置及びその制御方法 |
US7668003B2 (en) * | 2008-04-24 | 2010-02-23 | International Business Machines Corporation | Dynamic random access memory circuit, design structure and method |
JP2010102793A (ja) * | 2008-10-24 | 2010-05-06 | Toshiba Corp | 半導体記憶装置 |
JP2010277615A (ja) | 2009-05-26 | 2010-12-09 | Panasonic Corp | 半導体記憶装置、および半導体集積回路 |
US10446608B2 (en) | 2014-09-30 | 2019-10-15 | Nxp Usa, Inc. | Non-volatile random access memory (NVRAM) |
US9607663B2 (en) * | 2015-08-11 | 2017-03-28 | Nxp Usa, Inc. | Non-volatile dynamic random access memory (NVDRAM) with programming line |
KR102227270B1 (ko) | 2016-08-31 | 2021-03-15 | 마이크론 테크놀로지, 인크. | 강유전 메모리 셀 |
WO2018044487A1 (en) | 2016-08-31 | 2018-03-08 | Micron Technology, Inc. | Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory |
WO2018044510A1 (en) | 2016-08-31 | 2018-03-08 | Micron Technology, Inc. | Apparatuses and methods including two transistor-one capacitor memory and for accessing same |
SG11201901168UA (en) | 2016-08-31 | 2019-03-28 | Micron Technology Inc | Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory |
US10867675B2 (en) * | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
US11205680B2 (en) | 2019-09-03 | 2021-12-21 | Nxp Usa, Inc. | Non-volatile random access memory (NVRAM) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873664A (en) * | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
US4888733A (en) * | 1988-09-12 | 1989-12-19 | Ramtron Corporation | Non-volatile memory cell and sensing method |
US5031143A (en) * | 1990-11-21 | 1991-07-09 | National Semiconductor Corporation | Preamplifier for ferroelectric memory device sense amplifier |
US5262982A (en) * | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
US5198706A (en) * | 1991-10-15 | 1993-03-30 | National Semiconductor | Ferroelectric programming cell for configurable logic |
KR930015015A (ko) * | 1991-12-20 | 1993-07-23 | 윌리엄 이. 힐러 | 강유전성 캐패시터를 갖는 메모리 셀 |
US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
JP3191549B2 (ja) * | 1994-02-15 | 2001-07-23 | 松下電器産業株式会社 | 半導体メモリ装置 |
JP3127751B2 (ja) * | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
-
1995
- 1995-01-04 JP JP00006495A patent/JP3186485B2/ja not_active Expired - Fee Related
- 1995-12-29 TW TW084114119A patent/TW304263B/zh active
-
1996
- 1996-01-04 DE DE69621165T patent/DE69621165T2/de not_active Expired - Fee Related
- 1996-01-04 EP EP96100087A patent/EP0721191B1/en not_active Expired - Lifetime
- 1996-01-04 KR KR1019960000911A patent/KR100201735B1/ko not_active IP Right Cessation
- 1996-01-04 US US08/582,960 patent/US5617349A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626924B1 (ko) * | 1998-02-12 | 2006-09-20 | 지멘스 악티엔게젤샤프트 | 메모리 셀 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3186485B2 (ja) | 2001-07-11 |
US5617349A (en) | 1997-04-01 |
DE69621165D1 (de) | 2002-06-20 |
TW304263B (ko) | 1997-05-01 |
JPH08185694A (ja) | 1996-07-16 |
EP0721191A3 (en) | 1999-01-20 |
EP0721191B1 (en) | 2002-05-15 |
EP0721191A2 (en) | 1996-07-10 |
KR100201735B1 (ko) | 1999-06-15 |
DE69621165T2 (de) | 2002-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960030239A (ko) | 강유전체 메모리 장치 및 그것의 동작 제어 방법 | |
US5414654A (en) | Driving circuit of a ferroelectric memory device and a method for driving the same | |
JP2892887B2 (ja) | 強誘電体コンデンサの非破壊的読取 | |
KR960030238A (ko) | 강유전체 메모리 장치 및 그 동작 제어 방법 | |
KR890001083A (ko) | 영속성 메모리 셀 회로 및 데이타 상태 기록 및 판독 방법 | |
JP2002093153A5 (ko) | ||
US20060056226A1 (en) | Over-driven access method and device for ferroelectric memory | |
JP4146680B2 (ja) | 強誘電体記憶装置及びその読み出し方法 | |
US7203128B2 (en) | Ferroelectric memory device and electronic apparatus | |
US5940316A (en) | Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device | |
US20040246761A1 (en) | Data reading method, data writing method, and semiconductor memory device | |
KR19990077765A (ko) | 비휘발성 반도체기억장치 | |
KR100268947B1 (ko) | 비휘발성 강유전체 메모리 및 그의 제어회로 | |
KR960030237A (ko) | 강유전체 메모리 장치 및 그 동작 제어 방법 | |
US6885597B2 (en) | Sensing test circuit | |
US6310797B1 (en) | Drive method for FeRAM memory cell and drive device for the memory cell | |
JP2828530B2 (ja) | 不揮発性記憶装置 | |
KR100318629B1 (ko) | 강유전 메모리 | |
JP3467353B2 (ja) | データ記憶装置 | |
US6385077B1 (en) | Non-volatile memory cell and sensing method | |
JP2000156090A (ja) | データ記憶方法 | |
JP2001283585A (ja) | 集積半導体メモリ | |
JP2004005924A (ja) | 信頼性を改善したメモリー集積回路 | |
JP2001351376A (ja) | 集積メモリの作動方法 | |
KR970076817A (ko) | 강유전체 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120223 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |