KR960028781A - 유니버셜 기능 에뮬레이션 시스템 - Google Patents

유니버셜 기능 에뮬레이션 시스템 Download PDF

Info

Publication number
KR960028781A
KR960028781A KR1019940039359A KR19940039359A KR960028781A KR 960028781 A KR960028781 A KR 960028781A KR 1019940039359 A KR1019940039359 A KR 1019940039359A KR 19940039359 A KR19940039359 A KR 19940039359A KR 960028781 A KR960028781 A KR 960028781A
Authority
KR
South Korea
Prior art keywords
matrix
control
address
data
signal
Prior art date
Application number
KR1019940039359A
Other languages
English (en)
Other versions
KR0158020B1 (ko
Inventor
이하성
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR1019940039359A priority Critical patent/KR0158020B1/ko
Publication of KR960028781A publication Critical patent/KR960028781A/ko
Application granted granted Critical
Publication of KR0158020B1 publication Critical patent/KR0158020B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 유니버셜 기능 에뮬레이션 시스템에 관한 것으로 특히 아날로그 및 디지탈 하드웨어(H/W)를 직접 소자를 연결하여 기능을 예물레이션 하지 않고 각 소자들간의 연결패턴의 노드값을 소프트웨어(S/W)에 의해 입력함으로써 패턴패스트릭스 및 포트매트릭스에 의해 소자간의 연결을 실행하여 짧은 시간내에 원하는 기능를 구현하고 수시로 변경 가능한 유니버셜 기능 에뮬레이션 시스템에 관한 것이다.
본 발명은 각종 부품이 실장되는 디바이스 홀더장치(A6)와, 디바이스 홀더장치에 실장되는 부품에 적합한 전원을 공급하기 위한 피워장치(A1)와, 디바이스 홀더장치에 실장되는 각 부품의 핀들과 접속되며 매트릭스 스위치 구조를 갖는 패턴 매트릭스 수단(A2)와, 다중 포트매트릭스 구조를 갖으며 다른 확장모듈이 케이블로 연결되는 먹스포트 매트릭스장치(A3)와, 패턴 연결정보를 파일형태로 보관하고 외부에서 이 정보 데이타를 시스템으로 다운로딩시키기 위한 호스트 맨 머신 통신장치(A8)와, 상기 호스트 맨머신 통신장치를 통해 시스템을 원격제어하기 위한 퍼스널 컴퓨터(PC)와, 상기 부품의 핀들간의 연결정보데이타가 PC로부터 호스트 맨머신 장치를 토해 저장되는 메모리 수단(B1)과, 상기 메모리 수단에 대한 연결정보데이타의 저장을 제어하며 데이타 및 어드레스를 생성하여 시스템을 제어하기 위한 프로세서 수단(A7)과, 상기 어드레스 신호를 디코딩하여 먹스포트 매트릭스장치를 선택하고 상기 데이타 신호를 패턴 매트릭스 수단의 매트릭스 스위치 구동신호로서 인가하기 위한 제어장치(A4)로 구성된다.

Description

유니버셜 기능 에뮬레이션 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 유니버셜 기능 에뮬레이션 시스템의 개략블록도, 제3도는 제2도에 도시된 시스템의 상세 블록도이다.

Claims (5)

  1. 각종 부품이 실장되는 디바이스 홀더장치(A6)와, 디바이스 홀더장치에 실장되는 부품에 적합한 전원을 공급하기 위한 피워장치(A1)와, 디바이스 홀더장치에 실장되는 각 부품의 핀들과 접속되며 매트릭스 스위치 구조를 갖는 패턴 매트릭스 수단(A2)와, 다중 포트매트릭스 구조를 갖으며 다른 확장모듈이 케이블로 연결되는 먹스포트 메트릭스장치(A3)와, 패턴 연결정보를 파일형태로 보관하고 외부에서 이 정보 데이타를 시스템으로 다운로딩시키기 위한 호스트 맨 머신 통신장치(A8)와, 상기 호스트 맨머신통신장치를 통해 시스템을 원격제어하기 위한 퍼스널 컴퓨터(PC)와, 상기 부품의 핀들간의 연결정보테이타가 PC로부터 호스트맨 머신장치를 통해 저장되는 메모리 수단(B1)과, 상기 메모리 수단에 대한 연결정보데이타의 저장을 제어하며 데이타 및 어드레스를 생성하여 시스템을 제어하기 위한 프로세서 수단(A7)과, 상기 어드레스 신호를 디코딩하여 먹스포트 매트릭스장치를 선택하고 상기 데이타 신호를 패턴 매트릭스 수단의 매트릭스 스위치 구동신호로서 인가하기 위한 제어장치(A4)로 구성되는 것을 특징으로 하는 유니버셜 기능 에뮬리션 시스템.
  2. 제2항에 있어서, 상기 제어장치는 프로세스수단으로부터 어드레스신호를 받는 어드레스버퍼(12)와, 상기 프로세서수단에 대한 데이타를 송신하기 위한 데이타버퍼(13)와, 제어신호를 받는 제어버퍼(14)와, 어드레스버커로부터 어드레스버스를 통해 수신한 어드레스 신호를 디코딩하기 위한I/O디코더(18)로 구성되는 것을 특징으로 하는 유니버셜 기능 에뮬레이션 시스템.
  3. 제2항에 있어서, 데이타버스를 통해 데이타버퍼와 접속된 데이타버스확장부(20)와, 상기 제어버퍼에 제어버스를 통해 연결된 제어버스확장부(21)와, 상기 어드레스버스를 통해 어드레스버퍼에 연결된 어드레스버스확장부(22)로 구성되는 확장버스장치(A5)를 더 포함하는 것을 특징으로 하는 유니버셜 기능 에뮬래이션 시스템.
  4. 제1항에 있어서, 상기 호스트 맨 머신통신장치는 각 소자의 핀간연결정보를 외부로부터 로딩하기 위한 로딩인터페이스(31)와, 상기PC와의 통신을 담당하는 맨머신통신인터페이스(30)로 구성되는 것을 유니버셜 기능 에뮬레이션 시스템.
  5. 제2항에 있어서, 상기 먹스포트매트릭스장치는 다수의 디바이스홀더장치에 연결되는 먹스포트 매트릭스(52)와, I/O디코더출력, 제어신호 및 어드레스신호에 따라 신호선을 계속연장할 경우 먹스포트매트릭스의 신호선 연결용 포트를 선택하기 위한 먹스디코더(51)로 구성되는 것을 특징으로 하는 유니버셜 기능 에뮬레이션 시스템.
KR1019940039359A 1994-12-30 1994-12-30 유니버설 기능 에뮬레이션 시스템 KR0158020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039359A KR0158020B1 (ko) 1994-12-30 1994-12-30 유니버설 기능 에뮬레이션 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039359A KR0158020B1 (ko) 1994-12-30 1994-12-30 유니버설 기능 에뮬레이션 시스템

Publications (2)

Publication Number Publication Date
KR960028781A true KR960028781A (ko) 1996-07-22
KR0158020B1 KR0158020B1 (ko) 1998-12-15

Family

ID=19405467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039359A KR0158020B1 (ko) 1994-12-30 1994-12-30 유니버설 기능 에뮬레이션 시스템

Country Status (1)

Country Link
KR (1) KR0158020B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097514A (ko) * 2000-04-24 2001-11-08 김재선 통합형 롬 에뮬레이터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097514A (ko) * 2000-04-24 2001-11-08 김재선 통합형 롬 에뮬레이터

Also Published As

Publication number Publication date
KR0158020B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
US5400389A (en) System for rewriting information in rewritable memory provided in portable remote terminal and portable remote terminal applicable to the system
KR960704274A (ko) 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes)
KR960025077A (ko) 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치
US5978943A (en) Application specified integrated circuit with user programmable logic circuit
KR860007584A (ko) 비디오 변환기장치
JPH03204749A (ja) プログラマブルコネクタ装置
KR960028781A (ko) 유니버셜 기능 에뮬레이션 시스템
JPH0816220A (ja) プログラマブルシーケンスコントローラ
KR19990026343A (ko) 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로
JPH0522365A (ja) 通信処理装置
JPS63282870A (ja) メモリユニットのアドレス指定方式
JP2871956B2 (ja) 印刷制御装置及びそのインタフェースの設定方法
KR920010334B1 (ko) 은행터미널 루프 제어시스템
MY127438A (en) Electronic device, unit using the same, and system.
JPH0553710A (ja) 汎用キーボード
KR890002323B1 (ko) 롬(rom)메모리 확장회로
US4916601A (en) Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function
JPH01239485A (ja) 大規模集積回路
JPH07193860A (ja) プログラムメモリを有した携帯端末装置
KR950002702B1 (ko) 에스램(sram) 카드를 이용한 프린터 공유장치
JPS59223828A (ja) パ−ソナルコンピユ−タ用拡張装置
US20030120839A1 (en) Micro controller development system
KR940022266A (ko) 데이타전송 제어신호 발생장치
KR100272050B1 (ko) 데이터 제어방법
SU1575169A1 (ru) Устройство сортировки битов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee