KR960026770A - 반도체 메모리장치 및 그 제조방법 - Google Patents

반도체 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR960026770A
KR960026770A KR1019940034246A KR19940034246A KR960026770A KR 960026770 A KR960026770 A KR 960026770A KR 1019940034246 A KR1019940034246 A KR 1019940034246A KR 19940034246 A KR19940034246 A KR 19940034246A KR 960026770 A KR960026770 A KR 960026770A
Authority
KR
South Korea
Prior art keywords
well
memory cells
memory device
semiconductor memory
semiconductor
Prior art date
Application number
KR1019940034246A
Other languages
English (en)
Other versions
KR0165305B1 (ko
Inventor
김성봉
이수철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940034246A priority Critical patent/KR0165305B1/ko
Publication of KR960026770A publication Critical patent/KR960026770A/ko
Application granted granted Critical
Publication of KR0165305B1 publication Critical patent/KR0165305B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 메모리장치의 소자 배치에 관하여 기재되어 있다. 이는, 반도체기판에 선택적으로 형성된 제1도전형의 제1웰 및 제2도전형의 제2웰, 상기 제2웰 내에 형성된 메모리 셀들 및 이 메모리 셀들 사이에 형성된 주변회로를 구성하는 소자들, 및 상기 제1웰 내에 형성된 주변회로를 구성하는 소자들을 포함하는 것을 특징으로 한다. 따라서, 메모리 셀이 형성되는 웰의 표면과 주변회로가 형성되는 웰의 표면 사이에 단차가 발생하지 않으므로, 사진식각 공정시 게이트전극이 부분적으로 가늘어지는 것을 방지할 수 있고, 웰 간의 전기적 분리를 위한 이격부가 필요하지 않으므로, 메모리장치의 집적도를 향상시킬 수 있다.

Description

반도체 메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1 내지 제4실시예에 의해 제조된 반도체 메모리장치를 각각 도시한 단면도들이다.

Claims (12)

  1. 반도체기판에 선택적으로 형성된 제1도전형의 제1웰 및 제2도전형의 제2웰; 상기 제2웰 내에 형성된 메모리 셀들 및 이 메모리 셀들 사이에 형성된 주변회로를 구성하는 소자들; 및 상기 제1웰 내에 형성된 주변회로를 구성하는 소자들을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 메모리 셀들은 상기 제2웰 내에 형성된 제1도전형의 제3웰 내에 형성되어 있는 것을 특징으로 하는 반도체 메모리장치.
  3. 제2항에 있어서, 상기 제3웰 내에 메모리 셀들 사이에 형성된 주변회로를 구성하는 상기 소자들의 일부가 형성되어 있는 것을 특징으로 하는 반도체 메모리장치.
  4. 제2항에 있어서, 메모리 셀들 사이에 형성된 주변회로를 구성하는 상기 소자들의 일부는 상기 제2웰 내에 형성된 제1도전형의 제4웰에 형성되어 있는 것을 특징으로 하는 반도체 메모리장치.
  5. 제3항에 있어서, 상기 제1도전형은 P형이고, 상기 제2도전형은 N형인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 메모리 셀을 구성하는 소자들은 NMOS 트랜지스터이고, 메모리 셀들 사이에 형성된 주변회로를 구성하는 상기 소자들의 일부는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서, 상기 제1웰 내에는 메모리 셀 영역의 외곽에 형성되는 주변회로를 구성하는 소자들이 형성되어 있는 것을 특징으로 하는 반도체 메모리장치.
  8. 메모리 셀 어레이 영역의 외곽에 형성되는 주변회로는 제1도전형의 제1웰에 형성하고, 메모리 셀들 및 이 메모리 셀들 사이에 형성되는 주변회로는 제2도전형의 제2웰에 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  9. 제8항에 있어서, 상기 제2웰 내에 제1도전형의 제3웰을 더 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  10. 제9항에 있어서, 상기 제3웰 내에 상기 메모리 셀들 및 메모리 셀들 사이에 형성되는 주변회로를 구성하는 소자들의 일부를 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  11. 제9항에 있어서, 상기 제2웰 내에 제1도전형의 제4웰을 형성하고, 이 제4웰에 메모리 셀들 사이에 형성되는 주변회로를 구성하는 소자들의 일부를 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  12. 제10항 및 제11항 중 어느 한 항에 있어서, 상기 반도체기판, 제1웰, 제3웰 및 제4웰은 P형의 불순물을 도우프하여 형성하고, 상기 제2웰은 N형의 불순물로 도우프하여 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034246A 1994-12-14 1994-12-14 반도체 메모리장치 및 그 제조방법 KR0165305B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034246A KR0165305B1 (ko) 1994-12-14 1994-12-14 반도체 메모리장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034246A KR0165305B1 (ko) 1994-12-14 1994-12-14 반도체 메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960026770A true KR960026770A (ko) 1996-07-22
KR0165305B1 KR0165305B1 (ko) 1998-12-15

Family

ID=19401531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034246A KR0165305B1 (ko) 1994-12-14 1994-12-14 반도체 메모리장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0165305B1 (ko)

Also Published As

Publication number Publication date
KR0165305B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR920008834A (ko) 박막 반도체 장치
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
KR960012318A (ko) 반도체 장치 및 그 제조방법
KR960002809A (ko) Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법
KR850007718A (ko) 반도체 장치
KR900017184A (ko) 반도체장치 및 그 제조방법
KR970023863A (ko) 반도체장치 및 그 제조방법
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
US4866567A (en) High frequency integrated circuit channel capacitor
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
JP2845493B2 (ja) 半導体装置
KR920020725A (ko) 초고집적 반도체 메모리장치의 제조방법
US20040053439A1 (en) Method for producing low-resistance ohmic contacts between substrates and wells in CMOS integrated circuits
JPS63244874A (ja) 入力保護回路
KR890011116A (ko) 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법
KR960026770A (ko) 반도체 메모리장치 및 그 제조방법
KR950004522A (ko) 차폐용 플레이트를 갖는 반도체소자 제조방법
KR870010544A (ko) 반도체 기억장치 및 그 제조 방법
JPS5943828B2 (ja) Ｍｏｓ形集積回路の製造方法
JPH09260644A (ja) 半導体装置
KR970072500A (ko) 인버터 및 그 제조 방법
KR930006948A (ko) 박막트랜지스터에서 선택적인 텅스텐 플러그를 이용한 콘택제조방법
KR20000045475A (ko) 웰 바이어싱 트랜지스터 형성방법
KR940001437A (ko) 엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee