KR960026541A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR960026541A
KR960026541A KR1019940033461A KR19940033461A KR960026541A KR 960026541 A KR960026541 A KR 960026541A KR 1019940033461 A KR1019940033461 A KR 1019940033461A KR 19940033461 A KR19940033461 A KR 19940033461A KR 960026541 A KR960026541 A KR 960026541A
Authority
KR
South Korea
Prior art keywords
conductive
forming
epitaxial layer
impurity region
concentration
Prior art date
Application number
KR1019940033461A
Other languages
English (en)
Other versions
KR0156125B1 (ko
Inventor
박경아
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019940033461A priority Critical patent/KR0156125B1/ko
Publication of KR960026541A publication Critical patent/KR960026541A/ko
Application granted granted Critical
Publication of KR0156125B1 publication Critical patent/KR0156125B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 바이폴라 옥사이드 아이솔레이션(Bipolar Oxide Isolation) 공정에 관한 것으로, 특히 ELO(Epitaxial Lateral Overgrowth) 공정을 이용해 두단계산화를 행함으로써 완벽한 디바이스 아이솔레이션(Device Isolation)을 추구하고 액티브(active) 깊이(depth)가 줄어드는 것을 방지하여 안정된 디바이스 특성을 갖도록 한 반도체 제조방법에 관한 것이다.
본 발명의 목적을 달성하기 위하여 제1도전형 기판상에 선택적으로 이온 주입하여 고농도 제2도전형 불순물 영역을 형성하는 제1공정과, 상기 고농도 제2도전형 불순물영역 양측의 기판에 소자영역격리용 제1열산화막을 형성하는 제2공정과, 상기 기판 전면에 저농도 제2도전형 에피택셜층을 형성하는 제3공정과, 상기 고농도 제1도전형 불순물영역 상측을 제외한 부분의 상기 저농도 제2도전형 에피택셜층을 소정 깊이로 식각하는 제4공정과, 상기 식각된 부분의 저농도 제2도전형 에피택셜층을 열산화하여 제2열산화막을 형성하는 제5공정을 포함하여 이루어짐을 특징으로 한다.

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바이폴라 옥사이드 아이솔레이션 공정 단면도.

Claims (1)

  1. 제1도전형 기판상에 선택적으로 이온 주입하여 고농도 제2도전형 불순물영역을 형성하는 제1공정과, 상기 고농도 제2도전형 불순물영역 양측의 기판에 소자영역격리용 제1열산화막을 형성하는 제2공정과, 상기 기판 전면에 저농도 제2도전형 에피택셜층을 형성하는 제3공정과, 상기 고농도 제1도전형 불순물영역 상측을 제외한 부분의 상기 저농도 제2도전형 에피택셜층을 소정 깊이로 식각하는 제4공정과, 상기 식각된 부분의 저농도 제2도전형 에피택셜층을 열산화하여 제2열산화막을 형성하는 제5공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033461A 1994-12-09 1994-12-09 반도체 소자 제조방법 KR0156125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033461A KR0156125B1 (ko) 1994-12-09 1994-12-09 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033461A KR0156125B1 (ko) 1994-12-09 1994-12-09 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR960026541A true KR960026541A (ko) 1996-07-22
KR0156125B1 KR0156125B1 (ko) 1998-12-01

Family

ID=19400841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033461A KR0156125B1 (ko) 1994-12-09 1994-12-09 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0156125B1 (ko)

Also Published As

Publication number Publication date
KR0156125B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR950021347A (ko) 반도체장치의 제조방법
KR970053502A (ko) 반도체 장치 및 그 제조 방법
KR960026541A (ko) 반도체 소자 제조방법
KR100512173B1 (ko) 반도체 기판의 형성 방법
JPS57134956A (en) Manufacture of semiconductor integrated circuit
JPH02133929A (ja) 半導体装置およびその製造方法
JPH0344077A (ja) 半導体装置の製造方法
KR0152897B1 (ko) 바이폴라소자 및 그 제조방법
KR100193120B1 (ko) 반도체 마이크로머시닝 소자의 기계구조부 형성방법
JPS61292371A (ja) 半導体装置
KR0151260B1 (ko) 필드산화막 형성방법
KR940010370A (ko) 반도체 장치의 제조 방법
JPS62108576A (ja) 半導体装置の製造方法
KR850004181A (ko) 반도체 집적 회로 장치의 제조방법
KR960039271A (ko) 반도체 소자의 소자분리 산화막 제조방법
KR950021230A (ko) 선택적 결정성장법을 이용한 쌍극자 트랜지스터의 제조방법
JPS60127756A (ja) 相補型電界効果半導体装置
JPH0629383A (ja) 半導体装置の製造方法
KR920015594A (ko) 바이폴라 트랜지스터의 제조방법
JPH01293533A (ja) 半導体装置の製造方法
KR960019611A (ko) 반도체소자 제조방법
KR960015813A (ko) 모스펫 형성방법
JPS59231833A (ja) 半導体装置及びその製造法
KR940018913A (ko) 반도체장치의 제조방법
JPS63284868A (ja) ガリウムヒ素電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee