KR960026120A - 금속흡착법에 의한 다결정 규소박막의 제조방법 - Google Patents

금속흡착법에 의한 다결정 규소박막의 제조방법 Download PDF

Info

Publication number
KR960026120A
KR960026120A KR1019940038136A KR19940038136A KR960026120A KR 960026120 A KR960026120 A KR 960026120A KR 1019940038136 A KR1019940038136 A KR 1019940038136A KR 19940038136 A KR19940038136 A KR 19940038136A KR 960026120 A KR960026120 A KR 960026120A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
substrate
polycrystalline silicon
amorphous
Prior art date
Application number
KR1019940038136A
Other languages
English (en)
Other versions
KR0144643B1 (ko
Inventor
안병태
손동균
Original Assignee
심상철
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 심상철, 한국과학기술원 filed Critical 심상철
Priority to KR1019940038136A priority Critical patent/KR0144643B1/ko
Priority to JP7339545A priority patent/JPH08250423A/ja
Publication of KR960026120A publication Critical patent/KR960026120A/ko
Application granted granted Critical
Publication of KR0144643B1 publication Critical patent/KR0144643B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 다결정 규소박막의 제조방법에 관한 것이다. 좀더 구체적으로, 본 발명은 비정질 규소박막에 금속을 흡착시켜 열처리함으로써, 낮은 온도에서 대면적의 다결정 규소박막을 경제적으로 제조할 수 있는 방법에 관한 것이다. 본 발명의 제조방법은 기판을 세척하고 LPCVD 또는 PECVD법에 의해 비정질 규소박막을 증착시키는 공정; 전기 공정에서 수득한 비정질 규소박막이 증착된 기판에 스핀코팅법으로 규소박막 상에 금속용액을 흡착시키는 공정; 및, 불활성가스 분위기 하에서 전기 공정에서 수득한 금속용액이 흡착된 규소박막을 450 내지 600℃의 온도에서 열처리하는 공정을 포함하며, 본 발명에 의해 종래의 방법보다 100℃ 이상 낮은 온도에서 다결정 규소박막을 제조할 수 있으므로, 석영 등의 고가의 기판 대신 저렴한 유리기판을 사용할 수 있는 동시에 대면적의 다결정 규소박막을 경제적으로 제조할 수 있다는 것이 확인되었다.

Description

금속흡착법에 의한 다결정 규소박막의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 다결정 규소박막의 제조방법에 대한 공정도이다. 제2도는 본 발명에 의해 제조된 다결정 규소박막에 대한 X-선 그래프이다.

Claims (6)

  1. (i)기판을 세척하고 LPCVD 또는 PECVD법에 의해 비정질 규소박막을 증착시키는 공정; (ii)전기 공정에서 수득한 비정질 규소박막이 증착된 기판을 스핀코팅법에 의해 규소박막 상에 금속용액을 흡착시키는 공정; 및, (iii)불활성가스 분위기 하에서 전기 공정에서 수득한 규소박막을 450 내지 600℃의 온도에서 열처리하는 공정을 포함하는 다결정규소박막의 제조방법.
  2. 제1항에 있어서, 기판으로는 유리판; 석영판; 실리콘 웨이퍼; SiO2, 질화규소, 실리콘 옥시니트리드 및 산화 탄탈 등의 비정질 산화물이 피복된 유리판; 전기비정질 산화물이 피복된 석영판; 및, 전기 비정질 산화물이 피복된 실리콘 웨이퍼로 구성된 그룹으로부터 선택된 1종 이상을 사용하는 것을 특징으로 하는 다결정규소박막의 제조방법.
  3. 제1항에 있어서, 금속용액으로는 구리 또는 금을 1wt%의 질산 수용액에 용해시킨 10 내지 5,000ppm의 구리용액 또는 금 용액을 사용하는 것을 특징으로 하는 다결정 규소박막의 제조방법.
  4. 제1항에 있어서, 스핀코팅시 스핀코터의 회전속도는 100 내지 9,000rpm인 것을 특징으로 하는 다결정 규소박막의 제조방법.
  5. 제1항에 있어서, 불활성가스는 아르곤 또는 질소인 것을 특징으로 하는 다결정 규소박막의 제조방법.
  6. 기판을 세척하고 LPCVD 또는 PECVD법에 의해 비정질 규소박막을 증착시켜 스핀코팅방법으로 규소박막 상에 금속용액을 흡착시킨 다음, 불활성가스 분위기 하에서 규소박막을 450 내지 600℃의 온도에서 열처리하여 제조된 다결정규소박막.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940038136A 1994-12-28 1994-12-28 금속흡착법에 의한 다결정 규소박막의 제조방법 KR0144643B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940038136A KR0144643B1 (ko) 1994-12-28 1994-12-28 금속흡착법에 의한 다결정 규소박막의 제조방법
JP7339545A JPH08250423A (ja) 1994-12-28 1995-12-26 多結晶シリコンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038136A KR0144643B1 (ko) 1994-12-28 1994-12-28 금속흡착법에 의한 다결정 규소박막의 제조방법

Publications (2)

Publication Number Publication Date
KR960026120A true KR960026120A (ko) 1996-07-22
KR0144643B1 KR0144643B1 (ko) 1998-08-17

Family

ID=19404427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038136A KR0144643B1 (ko) 1994-12-28 1994-12-28 금속흡착법에 의한 다결정 규소박막의 제조방법

Country Status (2)

Country Link
JP (1) JPH08250423A (ko)
KR (1) KR0144643B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007024A (ko) * 2001-07-11 2003-01-23 조진한 회전 코팅을 이용한 단층/다층 초박막의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598291B1 (ko) * 2000-06-20 2006-07-07 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP5127101B2 (ja) * 2001-06-28 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101167998B1 (ko) * 2009-11-27 2012-07-26 주식회사 테라세미콘 다결정 실리콘 형성 장치 및 그 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148774A (ja) * 1988-11-29 1990-06-07 Kyocera Corp 光センサーの製造方法
US5135886A (en) * 1990-12-06 1992-08-04 At&T Bell Laboratories Integrated circuit fabrication utilizing amorphous layers
EP0491976B1 (de) * 1990-12-21 2000-10-25 Siemens Aktiengesellschaft Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
JPH0555140A (ja) * 1991-08-22 1993-03-05 Sharp Corp 多結晶シリコン膜の作製方法
JPH05182919A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 多結晶シリコン薄膜の製造方法
JPH05291149A (ja) * 1992-04-13 1993-11-05 Canon Inc プラズマｃｖｄ装置
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3190483B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4141508B2 (ja) * 1993-12-03 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3418647B2 (ja) * 1994-12-09 2003-06-23 株式会社半導体エネルギー研究所 半導体装置作製方法および結晶成長促進剤

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007024A (ko) * 2001-07-11 2003-01-23 조진한 회전 코팅을 이용한 단층/다층 초박막의 제조방법

Also Published As

Publication number Publication date
JPH08250423A (ja) 1996-09-27
KR0144643B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR100412743B1 (ko) 박막 트랜지스터의 제조 방법
JPH057872B2 (ko)
KR910019113A (ko) 집적 공정 시스템에서 티타늄과 질소함유 가스의 반응에 의해 반도체 웨이퍼상에 질화티타늄을 형성시키는 방법
KR960023273A (ko) 결정실리콘 반도체 및 박막트랜지스터의 제조방법
KR960034488A (ko) 고온 저항을 개선시키기 위한 티타늄 질화물 층의 처리방법
JPH0638513B2 (ja) 反射防止被膜を有する太陽電池の製造方法
KR960026120A (ko) 금속흡착법에 의한 다결정 규소박막의 제조방법
US5690737A (en) Process for forming epitaxial BaF2 on GaAs
US4132813A (en) Method for producing solderable metallized layer on a semiconducting or insulating substrate
JP3032244B2 (ja) 半導体装置の製造方法
KR100267491B1 (ko) 실리콘기판의전처리방법
KR980012650A (ko) Chemical-bath-deposition(CBD)법과 염화-카드뮴(CdCl2)열처리에 의한 황화-카드뮴(CdS) 박막의 제조
JP2000182957A5 (ko)
KR950015651A (ko) 반도체 소자의 확산방지 금속층 형성방법
KR100332529B1 (ko) 탄탈륨 옥시나이트라이드 게이트 절연막을 포함하는 반도체 소자 및 이의 제조방법
JPS59121925A (ja) 半導体装置の製造方法
JPH06252133A (ja) 半導体装置の製造方法
JPS5989436A (ja) 薄膜半導体装置の製造方法
KR930005117A (ko) 반도체 배선 형성 방법
KR19990006174A (ko) 반도체 소자의 TiN막 형성방법
KR950034693A (ko) 반도체 다층박막 금속배선 형성방법
JPH01131037A (ja) 被膜の製造方法
KR960026241A (ko) 반도체 소자 제조방법
JPH04246845A (ja) タングステン選択気相成長法
KR19980045339A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee